验证内核数据总线的设备、方法和数据结构技术

用于验证基于微处理器的被测部件的数据总线的设备、方法和数据结构，其中，将其位数为数据总线宽度一半的位模式与另一位模式（或与所述位模式互补或与所述位模式相同）一起施加到数据总线上。对数据总线上导出的位模式的评价使得对数据总线全部宽度的验证成为可能，如果报告无故障的话，这不仅省去了由操作者对数据总线的探测，而且也省去了数据总线诊断。最佳位模式序列的特定的数据结构避免了将任何数据线上的故障报告为合格。（*该技术在2009年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及基于微处理器的电子系统的测试和故障查找，更准确地说，涉及使用存储器仿真技术对基于微处理器的电子系统的内核进行的测试和故障查找。本申请与以下和本申请同时提交的申请相关，即，J.Polslra，M.Scott和B.White的“系统自动诊断的内核测试接口和方法”，T.Locke的“提高存储器仿真法性能的增强型硬件”，以及J.Polstra的“基于存储器存取分析的内核电路自动验证”，这些都已转让给本专利技术的受让人。随着在消费和工业产品中对复杂的基于微处理器的系统的广泛使用，电路故障的测试和诊断和自动化，特别是对这种系统的内核进行电路故障的测试和诊断的自动化，变得极为需要，在本领域中众所周知，这种系统的内核是指微处理器(μP)本身以及相关元件，为了能够正常运行，微处理器与这些元件(具体是指存储器、时钟、地址总线和数据总线)的正确配合是必需的。其中用测试设备仿真内核元件的所谓仿真测试器，由于即使在该内核连最低限度运转也达不到的情况下，也能够对所述内核作较详细的诊断，所以已越来越普及地用于功能测试。一种类型的仿真测试器就是微处理器仿真器，作为授给K.S.Bhaskar等人的美国专利4，455，654中所描述的测试器的实例，(该专利已转让给JohnFluke制造有限公司);在该系统中，通过拆去被测部件(UUT)的微处理器(μP)并通过UUT的μP插孔连接该测试系统而实现其与UUT的连接。另一种类型的仿真式测试器是ROM(或存储器)仿真器。由于ROM可与UUT数据和地址总线直接通信，而且ROM插座管脚结构比较简单，所以认为ROM仿真是合乎要求的。ROM仿真器用于软件设计和μP的操作验证是众所周知的，只是最近才应用于故障检测和诊断，因为一般没有同步信号可运用于使该测试设备与它所接收到的测试结果相同步。对该问题的一个解决办法，公开于M.H.Scott等人于1988年2月19日提交的美国专利申请07/158，223，即“基于微处理器的电子系统测试和故障查找的存储器仿真方法和系统”，特此引入作为对比文件。该测试系统包含一个基于微处理器的主机和一个接口箱，后者还包含一个与所述μP和UUT存储器插座相连接的基于μP的系统。该接口箱包含与UUTμP相连专门逻辑电路，用以在所考虑的总线周期内提供高分辨同步信号，以便产生完全的故障查找故障隔离，也就是说，由μP导出的高分辨同步脉冲可用来隔离和评价在存储器插座上通过地址和数据总线观测到的信号。这样做和通过μP接点来隔离和评价同样的方便。还有，如该申请所公开的，ROM仿真可归纳为存储器仿真(例如，任何存储器或部分存储器的仿真)。因为基于μP系统的趋势是增加RAM而减少ROM并有可能用RAM取代而全部放弃ROM。所以测试系统必须恰当地归纳为尚未产生的但从基于μP的电子系统结构的发展趋势来看还是可以预见的测试系统。重要的是理解用于指出由不同测试过程所提供不同程度的功能确定性的各术语之间的差别。术语“验证”在这里用于指出对至少具有足以进行后继过程的最低级功能性的断定。术语“证实”(validation)指出如未发现故障，那么所证实的整个结构可认为是完全起作用的。术语“测试”用来指出一个过程，即可以发现所有存在的故障但不必隔离或识别。“诊断”在这里指出发现并识别出所有故障。如上面提及的共同未决的、polstra等人的申请“系统自动诊断的内核的内核测试接口和方法”中所公开的(特此引入作为对比文件)，提供了一种高度自动化的测试和诊断的系统和方法，这种系统和方法可在地址总线功能测试和诊断之前仅仅验证数据总线。这种验证提供了对数据总线完整功能性的较少确定性，因为，这种验证对数据总线的运用和测试只达到确定足以执行地址总线测试和诊断所必须的程度。具体地说，只需一小部分数据总线线路正常运行。对数据总线证而不是测试的原因，如共同未决的polstra等人申请中所公开的，是为了减少执行UUT内核全部诊断所需的时间。单个元件最慢的测试是需要由操作者手工探测的对测试系统进行数据总线测试和诊断的较高位数据总线的测试。在用存储器仿真测试期间，由仿真存储器从地址上收集能反映内核状态的信号。所以，除非数据总线功能正常，这些信号是否发现数据总线或地址总线上有故障是不明确的。地址总线的测试无需探测并几乎不化时间;如果没发现故障，则可发现数据总线和地址总线都是完全起作用的。因此，最好在地址总线测试之后并仅当在内核某点上已发现故障时再进行数据总线测试。此外，还要求能取消探测，因为探测费时而且要求对测试系统部分较为熟练的操作者。因此，本专利技术的目的是为基于微处理器的系统提供测试设备，用以进行数据总线验证而无需探测数据总线的线路。本专利技术的另一目的是提供一种用于验证基于微处理器系统全部数据总线而无需探测的测试方法。本专利技术的又一目的是在用于测试基于微处理器系统的设备中，提供一种测试激励例程，该例程起数据总线的合格/不合格测试的作用，从而如果报告数据总线无故障的话，则允许在数据总线诊断之前执行地址总线测试和诊断。本专利技术的还有一目的是在用于测试基于微处理器系统的设备中，提供一种验证例程，如果在验证例程处理中未发现故障的话，则该例程取消对数据总线诊断的要求。本专利技术旨在利用存储器仿真对基于微处理器系统内核的数据总线进行测试和验证的设备，包括数据总线的验证方法。首先，执行装入操作，将包含许多位(其位数等于数据总线线路数的一半)的第一位模式加到数据总线的第一部分的线路上。其次，执行装入操作，将与所述第一位模式互补的第二位模式加到由数据总线线路的剩余部分构成的数据总线的第二部分的线路上。随后，比较第一和第二位模式，如果第二位模式不与第一位模式互补则产生一信号。这些步骤最好重复多次。然后，用类似方法，执行装入操作，将包含等于数据总线线路数一半的位数的第三位模式加到数据总线线路的第三部分上，对不与第三位模式互补的第四模式执行装入操作加到由剩余数据总线线路构成的第四部分总线线路上。然后对所述第三和第四位模式进行比较，如果第四位模式与第三位模式不互补，便产生一信号。这些步骤出最好重复多次。根据这些比较的结果便可验证数据总线。显然，第一和第二模式能同时装入，也许是单个操作，这样做方便，而且第三和第四模式也可如此。但是，如果第二和第四模式分别由第一和第三模式式产生而不是由存贮的产生，那么，这样做可能是不方便的。在用于基于微处理器系统的测试的设备中，通过执行该例程，可全部验证数据总线，并且，由于如果报告无故障的话，该验证例程就排除了探测数据总线线路的必要性，所以，加快了整个测试的进程。本专利技术的上述及其他目的通过参考附图和以下关于本专利技术的详细描述，对本领域的技术人员而言是显而易见的。附图说明图1是与本专利技术结合的基于微处理器测试设备的说明图，图2是图1所示系统的简化方框图，图3是图2所示整个系统的详细方框图，图4是说明本专利技术功能的流程图。参考图1本专利技术的概略，与被测部件(UUT)14连接的测试设备包括主机处理器10(该主机安置于小型外壳内，并包括键盘20、探针32、显示器22)、接口箱12、包括同步模块适配器150的同步模块150以及随UUT14的存储器配置而定的至少1个存储器模块100(图中示出2个)。存储器模块通过多导线电缆92和与UUT本文档来自技高网...

【技术保护点】
用存储器仿真对基于微处理器被测部件（ＵＵＴ）的数据总部进行验证的方法，其特征在于该方法包含以下步骤：ａ）执行装入操作，将第一位模式加到所述数据总线的第一部分线路上，所述第一位模式包含若干位，该位数等于所述数据总线至少部分的线路数的一半， ｂ）执行装入操作，将第二位模式加到所述数据总线第二部分上，该第二部分与总线线路的第一部分线路互补，所述第二位模式与所述第一位模式互补，ｃ）比较所述第一和第二位模式，以确定所述第二位模式是否与所述第一位模式互补，或者所述第二位模式不与 所述第一位模式互补，ｄ）执行装入操作，将第三位模式加到所述数据总线第三部分线路上，所述第三位包含若干位，该位数等于所述数据总线至少一部分线路数的一半，ｅ）执行装入操作，将第四位模式加到所述数据总线第四部分线路上，该第四部分是总线线路 的第三部分的互补，所述第四位模式不与所述第三位模式互补，ｆ）比较所述第三和第四位模式，确定所述第四位模式不与所述第三位模式互补，以及ｇ）根据步骤ｃ）和ｆ）的结果验证所述数据总线。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：布鲁斯T怀特，约翰D波尔斯特拉，克雷格V约翰逊，
申请(专利权)人：约翰弗兰克制造公司，
类型：发明
国别省市：US[美国]