给出了感测电路，用于感测在被并行感测的一组非易失性存储器单元中的存储器单元的传导电流并且将其结果提供给数据总线。预充电电路耦接至节点，用于将该节点预充电至初始电压。中间电路也耦接至该节点并可连接至该存储器单元，由此来自该预充电电路的电流可以被供应至该存储器单元。该电路还包括比较器电路，用以通过在该节点处放电的速率来进行对所述传导电流的确定；数据锁存器，耦接至该比较器电路，用以保持所述确定的结果；以及传输门，耦接至该数据锁存器，用以将锁存在其中的结果与该节点相独立地提供给所述数据总线。此布置改善了感测性能，并且可以有助于消除在感测期间模拟感测路径上的噪声并减小切换电流。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及诸如电可擦除可编程只读存储器(EEPROM)和快闪EEPROM的非易 失性半导体存储器，并且具体涉及感测电路、以及针对感测电路的操作提高速度的存储器 操作。
技术介绍
能够非易失性地存储电荷的固态存储器、特别是被包装为小型卡的EEPROM和快 闪EEPROM的形式的固态存储器已经变成在各种移动和手持设备、尤其是便携信息设备和 消费电子产品中的存储器的选择。不像也是固态存储器的RAM(随机存取存储器)，快闪存 储器是非易失性的，且即使在断电以后也维持其存储的数据。尽管成本较高，但是在大容量 存储设备中越来越多地使用快闪存储器。基于诸如硬盘和软盘的旋转磁性介质的传统的大 容量存储器不适合用于移动和手持环境。这是因为磁盘趋于庞大，易于出现机械故障，且具 有高延迟时间和高功率要求。这些不期望的属性使得基于盘的存储器在大多数移动和便携 式应用中不实用。另一方面，被嵌入以及以可移除卡的形式的闪存由于其小尺寸、低功耗、 高速和高可靠性特征而理想地适合于移动和手持环境。EEPROM和电可编程只读存储器(EPROM)是可以被擦除且使得新数据被写或“编 程”到其存储器单元中的非易失性存储器。两者利用在源极和漏极区之间、位于在半导体衬 底中的沟道区上的场效应晶体管结构的浮置(未连接)传导栅极。然后，控制栅极被提供 在浮置栅极上。该晶体管的阈值电压特性受被维持在浮置栅极上的电荷量所控制。也就是 说，对于在浮置栅极上的给定水平的电荷，存在必须在该晶体管被“导通”以允许在其源极 和漏极区之间传导之前施加到控制栅极的相应电压(阈值)。浮置栅极可以保持一范围的电荷，且因此可以被编程到在阈值电压窗(也称为 “传导窗”)内的任何阈值电压电平。阈值电压窗的大小由该器件的最小和最大阈值电平来 界定，该器件的最小和最大阈值电平又对应于可以被编程到浮置栅极上的电荷的范围。阈 值窗通常取决于存储器器件的特性、工作条件和历史。在该窗内的每个不同的、可分辨的阈 值电压电平范围原则上可以被用于指定单元的明确(definite)存储器状态。当该阈值电 压被划分为两个不同的区时，每个存储器单元将能够存储一位数据。类似地，当阈值电压窗 被划分为多于两个不同的区时，每个存储器单元将能够存储多于一位的数据。在两状态EEPROM单元中，建立至少一个电流分界点水平以便将传导窗划分为两 个区。当通过施加预定、固定的电压来读取单元时，通过与分界点水平(或参考电流IREF) 相比较来将其源极/漏极电流解析(resolve)成存储器状态。如果所读取的电流高于分界 点水平的电流，该单元被确定为处于一个逻辑状态(例如，“零”状态)中。另一方面，如果 该电流小于该分界点水平的电流，则该单元被确定为处于另一逻辑状态(例如，“一”状态) 中。因此，这种两状态单元存储一位数字信息。可以外部编程的参考电流源通常被提供为 存储器系统的一部分以生成分界点水平电流。为了增加存储器容量，随着半导体技术的状态进步，快闪EEPROM器件正被制造得越来越高密度。用于增加存储容量的另一方法是使得每个存储器单元存储多于两个状态。对于多状态或多电平EEPROM存储器单元，通过多于一个分界点来将传导窗划分 为多于两个区，以便每个单元能够存储多于一位的数据。给定的EEPROM阵列可以存储的信 息因此随每个单元可以存储的状态的数量而增加。在美国专利No. 5172338中描述了具有 多状态或多电平存储器单元的EEPROM或快闪EEPR0M。通常通过两个机制之一将用作存储器单元的晶体管编程到“已编程”状态。在“热 电子注入”中，被施加到漏极的高电压使电子加速穿过衬底沟道区。同时，被施加到控制栅 极的高电压拉动热电子经过薄栅极电介质层(dielectric layer)到浮置栅极上。在“隧穿 注入(tunneling injection) ”中，相对于该衬底，高电压被施加到控制栅极。以此方式，从 该衬底将电子拉到中间的(intervening)浮置栅极。可以通过多个机制擦除存储器器件。对于EPR0M，可通过用紫外线辐射从浮置栅极 移除电荷来大量擦除该存储器。对于EEPR0M，可通过相对于控制栅极向衬底施加高电压以 便诱导浮置栅极中的电子遂穿过薄氧化物到衬底沟道区(即，Fowler-Nordheim隧穿)而电 擦除存储器单元。通常，EEPROM可逐字节擦除。对于快闪EEPR0M，在块可由存储器的512 字节或更多组成的情况下，该存储器可一次性电擦除或一次一个或多个块地电擦除。存储器器件通常包括可以被安装在卡上的一个或多个存储器芯片。每个存储器芯 片包括由诸如解码器和擦除、写和读电路的外围电路支持的存储器单元的阵列。更复杂的 存储器器件利用进行智能和更高级的存储器操作和接口的外部存储器控制器而工作。存在现今正使用的许多商业上成功的非易失性固态存储器器件。这些存储 器器件可以是快闪EEPR0M，或可以使用其他类型的非易失性存储器单元。在美国专利 No. 5070032、5095344、5315541、5343063 和 5661053、5313421 和 6222762 中给出了闪存和系 统及其制造方法的例子。具体地，在美国专利No. 5570315,5903495,6046935中描述了具有 NAND串结构的闪存器件。还由具有用于存储电荷的电介质层的存储器单元制造非易失性存储器器件。取代 先前描述的传导浮置栅极元件，使用电介质层。由Eitan等人的“NR0M:A Novel Localized Trapping, 2-Bit Nonvolatile Memory Cell，，，IEEEElectron Device Letters, Vol. 21, No. 11,2000年11月，543-545页描述了利用电介质存储元件的这种存储器器件。0N0电介 质层延伸穿过在源极和漏极扩散之间的沟道。用于一个数据位的电荷被局限(localize) 在与漏极相邻的电介质层中，且用于另一数据位的电荷被局限在与源极相邻的电介质层 中。例如，美国专利No. 5768192和6011725公开了具有夹在两个二氧化硅层之间的俘获 (trapping)电介质的非易失性存储器单元。通过分别读取该电介质中的空间分离的电荷存 储区域的二进制状态来实现多状态数据存储。编程一页存储器单元通常涉及一系列交替的编程/验证周期。每个编程周期使得 该页存储器单元经历一个或多个编程电压脉冲。编程周期之后是验证周期，在该验证周期 中，每个单元被读回以确定它是否被正确地编程。已经被验证过的那些单元将被禁止从随 后的编程脉冲而编程。编程/验证周期随着增加的编程电压电平而继续，直到在该页中的 所有单元都已经被编程验证。通过执行一个或多个感测周期来进行读取和验证操作两者，在该感测周期中，相 对于分界值来确定该页的每个存储器单元的传导电流或阈值电压。通常，如果存储器被划分为η个状态，则将存在至少η-1个感测周期来解析所有可能的存储器状态。在许多实施方 式中，每个感测周期还可能涉及两遍(pass)或更多遍。例如，当存储器单元被紧密包装时， 相邻电荷存储元件之间的相互作用变得显著，且一些感测技术涉及在相邻字线上感测存储 器单元以便补偿由那些相互作本文档来自技高网...
【技术保护点】
１．一种感测电路，用于感测被并行感测的一组非易失性存储器单元中的存储器单元的传导电流并且将其结果提供给数据总线，该感测电路包括：节点；预充电电路，耦接至所述节点，用于将所述节点预充电至初始电压；中间电路，耦接至所述节点并可连接至所述存储器单元，由此来自所述预充电电路的电流能够被供应至所述存储器单元；比较器电路，耦接至所述节点，以通过在所述节点处放电的速率来进行对所述传导电流的确定；数据锁存器，耦接至所述比较器电路，用以保持所述确定的结果；以及传输门，耦接至所述数据锁存器，用以将锁存在其中的结果与所述节点相独立地提供给所述数据总线。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：浩·T·古延，
申请(专利权)人：桑迪士克公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。