本实用新型专利技术提供一种嵌入式设备，涉及嵌入式领域。所述嵌入式设备包括处理器，并行RAM存储器以及并行Flash存储器，其中，处理器设有并行接口，并行RAM存储器和并行Flash存储器均通过所述并行接口与处理器相连；其中所述处理器还设有串行接口，所述嵌入式设备系统还包括一个串行Flash存储器，其通过所述串行接口与处理器相连。本实用新型专利技术设置了一个存储容量较小的串行Flash存储器，成本较低且实现方法简单，该串行Flash存储器用于存储超过并行Flash存储器存储容量的嵌入式设备系统可执行文件，可更高效地利用存储器的存储容量，并保证嵌入式设备系统可执行文件准确启动。（*该技术在2020年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及嵌入式领域，尤其涉及一种嵌入式设备。
技术介绍
在MP3、MP4、FM及手机等嵌入式设备中，均采用并行Flash存储器存储嵌入式设备 系统可执行文件。Flash存储器是一种可以在线多次擦除的非易失性存储器，即掉电后数据 不会丢失，具有体积小、功耗低、抗振性强等优点。嵌入式设备中使用的Flash存储器分为NOR型Flash和NAND型Flash。NOR型 Flash存储器可以直接读取芯片内存储器的数据，速度比较快，但价格较高，应用程序可以 直接在NOR型Flash上运行，不必再把代码读到系统RAM(随机存取存储器，Random Access Memory)存储器中。NAND型Flash内部数据以块为单位存储，地址线和数据线共用，使用控 制信号选择，可以达到高存储密度，并且写入和擦除的速度也快。随着嵌入式系统复杂性 不断增加，并行Flash存储容量也不断扩大，但目前市面上的存储器都是成倍增长的，例如 16M、32M，64M等。如果嵌入式设备系统可执行文件的存储容量为18M，则只能采用32M存储 器，这样造成存储容量浪费，而且成本较高。本技术则提供一种新的设备用以改善或解决上述的问题。
技术实现思路
为了克服上述传统系统及方法的缺点，本技术的目的是提供一种嵌入式设 备，其能更高效地利用存储器的存储容量。本技术通过这样的技术方案解决上述的技术问题—种嵌入式设备，所述嵌入式设备包括处理器，并行RAM存储器以及并行Flash 存储器，其中，处理器设有并行接口，并行RAM存储器和并行Flash存储器均通过所述并行 接口与处理器相连；其中，所述处理器还设有串行接口，所述嵌入式设备还包括一个串行 Flash存储器，其通过所述串行接口与处理器相连。作为本技术的进一步改进，并行Flash存储器的存储容量大于串行Flash存 储器的存储容量，如果存储的嵌入式设备系统可执行文件大小超过了并行Flash存储器的 容量，则需要把嵌入式设备系统可执行文件拆分为两部分，并行Flash存储器存储拆分后 的嵌入式设备系统可执行文件较大的部分，串行Flash存储器存储拆分后的嵌入式设备系 统可执行文件较小的部分。作为本技术的进一步改进，处理器的片选信号、并行RAM存储器的片选信号 以及并行Flash存储器的片选信号三态连接；处理器的读写信号分别与并行RAM存储器的 读写信号和并行Flash存储器的读写信号相连；处理器的数据线分别与并行RAM存储器的 数据线和并行Flash存储器的数据线；处理器通过串行接口对串行Flash存储器进行读写 操作。与现有技术相比较，本技术具有以下优点本技术设置了一个存储容量较小的串行Flash存储器，成本较低且实现方法简单，该串行Flash存储器用于存储超过并 行Flash存储器存储容量的剩余嵌入式设备系统可执行文件，可更高效地利用存储器的存 储容量，并保证嵌入式设备系统可执行文件准确启动。附图说明为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要 使用的附图作简单地介绍。图1为本技术嵌入式设备的架构示意图。图2为本技术嵌入式设备的电路连接示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行 清楚、完整地描述。如图1所示，本技术提供一种嵌入式设备，该嵌入式设备包括处理器1，并行 RAM存储器3，并行Flash存储器5，和串行Flash存储器7。处理器1设有并行接口和串行 接口，并行RAM存储器3与并行Flash存储器5均通过所述并行接口与处理器1连接，串 行Flash存储器7通过所述串行接口与处理器1相连。并行Flash存储器5和串行Flash存储器7都是用来存储嵌入式设备系统可执行 文件。在本实施例中，并行Flash存储器5的存储容量大于串行Flash存储器7的存储容量。如果存储的嵌入式设备系统可执行文件大小超过了并行Flash存储器5的容量， 则需要把嵌入式设备系统可执行文件拆分，将使用频率较低且不影响开机启动过程的数组 或资源文件拆分到较小的嵌入式设备系统可执行文件中，即嵌入式设备系统可执行文件被 分为两部分。将拆分后的嵌入式设备系统可执行文件较大的部分存储至并行Flash存储器 5中，将拆分后的嵌入式设备系统可执行文件较小的部分存储至串行Flash存储器7中，并 将串行Flash存储器7中存储的系统可执行文件的执行跳转地址指向并行RAM存储器3固 定地址。例如，嵌入式设备系统可执行文件为68M，首先将嵌入式设备系统可执行文件拆分 为64M和4M的两部分，则并行Flash存储器5可以选择64M，串行Flash存储器7可以选择 4M，将拆分后的嵌入式设备系统可执行文件的64M部分存储至并行Flash存储器5，然后再 将拆分后的嵌入式设备系统可执行文件的4M部分存储至串行Flash存储器7。本技术 额外增加一个容量较小的串行Flash存储器7，用于存储超过并行Flash存储器5容量的嵌 入式设备系统可执行文件，则充分利用了存储容量，有利于降低成本。嵌入式设备启动后，将串行Flash存储器7中的嵌入式设备系统可执行文件拷贝 到并行RAM存储器3指定地址，当访问串行Flash存储器7中的嵌入式设备系统可执行文 件时，执行指针自动跳转到并行RAM存储器指定地址，完成代码执行。在本技术较佳实施例中，可以将存储于并行Flash存储器5的拆分后的系统 可执行文件按传统的方法烧录到并行Flash存储器5。将串行Flash存储器7加载到嵌入 式设备，使嵌入式设备可以访问到串行Flash存储器7，则可以将存储于串行Flash存储器 7的拆分后的嵌入式设备系统可执行文件通过USB拷贝到串行Flash存储器7。请参阅图2，为本技术嵌入式设备的电路连接示意图。处理器1的片选信号 (CS)、并行RAM存储器3的片选信号(CS)以及并行Flash存储器5的片选信号(CS)三态连 接；处理器1的读写信号(RW)分别与并行RAM存储器3的读写信号(RW)和并行Flash存 储器5的读写信号(RW)相连；处理器1的数据线(dataO-datan)分别与并行RAM存储器3 的数据线(dataO-datan)和并行Flash存储器5的数据线(dataO-datan相连)。此外，处 理器1设有串行接口(如SPI，IIC等)和一个USB接口，串行接口连接一个串行Flash存 储器7。当并行RAM存储器3的片选信号(CS)和读写信号(RW)有效时，处理器1可以对 并行RAM存储器3进行读写操作，数据通过数据线(dataO-datan)进行传输；当并行Flash 存储器5的片选信号(CS)和读写信号(RW)有效时，处理器1可以对并行Flash存储器5 进行读写操作，数据通过数据线(dataO-datan)进行传输。处理器1通过串行接口对串行 Flash存储器7进行读写操作。其他pin脚均为常规连接，在此不再一一说明。本技术还提供一种嵌入式设备系统可执行文件分割加载及启动方法嵌入式设备系统可执行文件分割加载方法包含如下步骤第一步、将串行Flash存储器7加载到嵌入式设备，使嵌入式设备可以访问到串行 Flash存储器本文档来自技高网...
【技术保护点】
一种嵌入式设备，所述嵌入式设备包括处理器，并行ＲＡＭ存储器以及并行Ｆｌａｓｈ存储器，其中，处理器设有并行接口，并行ＲＡＭ存储器和并行Ｆｌａｓｈ存储器均通过所述并行接口与处理器相连；其特征在于：所述处理器还设有串行接口，所述嵌入式设备还包括一个串行Ｆｌａｓｈ存储器，其通过所述串行接口与处理器相连。
【技术特征摘要】
【专利技术属性】
技术研发人员：赵建国，李帆，徐桦，
申请(专利权)人：浙江德景电子科技有限公司，
类型：实用新型
国别省市：33
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。