本发明专利技术公开了一种用于调整读取信号时点的闪存装置和所述闪存装置的读取控制方法。所述闪存装置包括：多个闪存单元；通用输入／输出总线，其与所述多个闪存单元的每一个相连接；和控制器，其将读取控制信号传播至从所述多个闪存中选择出的闪存单元，并经由所述通用输入／输出总线从所述选择出的闪存单元接收读取的数据，所述控制器与所述通用输入／输出总线相连接，其中，所述控制器，基于选择出的闪存单元对应的所述传播延时，调节所述读取控制信号单元的传播时点。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种闪存装置，更详细讲，涉及一种控制器，其控制闪存的读取操作及 其方法。
技术介绍
闪存是一种非易失性的内存装置，其耐冲击、可低功耗操作并具有高集成度。闪存 通常作为用于便携式终端、嵌入式系统等的存储介质使用。最近，随着闪存价格下降，在通 过连接多个闪存来提高闪存存储容量的固态硬盘(Solid State Disk =SSD)类型产品已经 开发，而SSD已经在许多领域被用作用于硬盘的存储介质的替代物。市场上可用的闪存具有大约8GB到64GB的容量，200us的内部作业时间，和25ns/ 字节的数据传播速率。因此，要将闪存用作相当于硬盘的大容量存储装置，必需通过连接多 个闪存扩大带宽和容量。普通的SSD包含多个闪存单元。SSD由独立运作的多个通道(channel)组成。此 外，单一通道由共用一个总线(bus)的多个闪存库(bank)组成。单一库由共同一个地址总 线并具有一条单独数据总线的至少一个闪存组成。在单一通道的负读取使能(negative READ ENABLE :nRE)信号下降至0之后的预 先确定的延时时间Td，读取数据开始被从芯片使能内存库输出至总线，在所述nRE信号上 升到1之后的预先确定的延时时间Td，读取数据从总线消失。当读取数据被正常输出到总 线时，要求计算机系统(主机系统或处理器)使用缓冲区读取数据。在这里，从正常读取数 据占用总线时到计算机系统启动以读取数据时的时间被称为建立时间(setup time)。要求 所述建立时间要充足，具体说来，要求建立时间与从每个闪存所需的时间一样多，以便计算 机系统从总线正常地读取所述读取数据。用于每个闪存的延时时间Td可不同。闪存装置的特性偏差(variation)或与计 算机系统的距离偏差，可能会导致出现Td差异，甚至单一闪存中的Td也可能根据的运行环 境如温度等不同。当闪存装置的延时时间过长时，在计算机系统被要求从总线上读取所述读取数据 时，在总线上正常读取数据可能无法出现。在这种情况下，据说闪存装置和电脑系统无法满 足建立时间，且计算机系统读取的值是正常读取数据值是不可靠的。由于固态硬盘成为大容量存储介质，更多闪存装置被连接在一起，且单一控制器 或单一计算机系统控制闪存装置的情况有所增加。需要控制时点以减少读取误差的方法的 发展跟上追求高容量和系统时钟高速度的趋势。
技术实现思路
技术目的本专利技术的一个方面提供一种用于控制每个闪存的最佳读取时点装置和方法。本专利技术的另一个方面还提供一种用于即使在闪存与高操作频率时钟一起执行时也可减少闪存读取操作错误的装置和方法。此外本专利技术的另一个方面还提供一种在将许多闪存连接在一起以获得高带宽时， 减少闪存读取操作错误的装置和方法。技术方案根据本专利技术的一个方面，提供了一种闪存装置，其包括多个闪存单元；通用输入 /输出总线，其与所述多个闪存单元的每一个相连接；和控制器，其将读取控制信号传播至 从所述多个闪存中选择出的闪存单元，并经由所述通用输入/输出总线从所述选择出的闪 存单元接收读取的数据，所述控制器与所述通用输入/输出总线相连接，其中，所述控制 器，基于选择出的闪存单元对应的所述传播延时，调节所述读取控制信号单元的传播时点。根据本专利技术的另一个方面，还提供一种闪存装置，其包括闪存单元；和控制器， 其将读取控制信号传播至所述闪存单元，并经由数据路由接收从所述闪存单元读取的数 据，其中，所述控制器，基于对应所述闪存单元的传播延时，调整所述读取控制信号的传播 时点。仍根据本专利技术的另一个方面，还提供一种闪存装置，其包括闪存单元，其存储测 试模式；和控制器，其将所述测试模式相关的读取控制信号传播至所述闪存单元，并从所述 闪存单元接收所述存储的测试模式，其中，所述控制器，检测在接收到的所述测试模式中是 否有错误存在以搜索最佳读取控制时点，并基于检索到的读取控制时点，调整所述闪存单 元相关的所述读取控制信号的传播时点。仍根据本专利技术的另一个方面，还提供一种闪存装置读取控制方法，其包括将测试 模式相关的读取控制信号传播至闪存单元；从所述闪存单元接收所述测试模式；检验接收 的所述测试模式中是否有错误存在；和根据所述检验的结果，调整所述测试模式相关的所 述读取控制信号的传播时点。技术效果根据本专利技术的一个方面，提供一种调整每个闪存的最佳控制读取时点的方法。此外，根据本专利技术，提供一种即使在闪存与高操作频率时钟一起执行时也可减少 闪存读取操作错误的方法。此外，根据本专利技术，提供一种即使在将许多闪存连接在一起以获得高带宽时也可 减少闪存读取操作错误的方法。附图说明图1示出根据本专利技术的一个实施例的闪存装置；图2示出由闪存装置执行的闪存读取控制方法的一个例子；图3示出由闪存装置执行的闪存读取控制方法的另外一个例子；图4示出由闪存装置执行的闪存读取控制方法的其他另外一个例子；和图5是示出根据本专利技术的一个实施例的闪存读取控制方法的例子的流程图。具体实施例方式虽然本专利技术的几个实施例将被展示和描述，本专利技术不仅限于所描述的示例性实施 例，其中，相同数字始终表示相同元素。图1示出根据本专利技术的一个实施例的闪存装置100。参考图1，闪存装置100包括控制器110和输入/输出总线160。此外，闪存装置 100包括闪存单元(0)120、闪存单元(1)130、闪存单元(2) 140和闪存单元(3)150。所述输入/输出总线分别与闪存单元(0)120、闪存单元(1)130、闪存单元(2)140、 闪存单元(3)150连接，通常传播和接收数据。所述控制器110与通用输入/输出总线160相连接，且所述控制器既可以是SSD 内部的控制器，作为一个示例性实施例，如包括闪存，也可以是SSD外部的计算机系统或主 机系统。所述输入/输出总线160可以是对应单一通道的通用数据输入/输出总线。控制器110和闪存单元(0) 120之间的传播延时可能低于控制器110和闪存单元 (1)130之间的传播延时(propagation delay)。随着与输入/输出总线160连接的闪存单 元数目的增加，延时时间的偏差增加。为避免由于所述闪存单元(0、1、2、和3)120、130、140、150中的每一个与控制器 110之间的传播延时的偏差而发生的数据传播和接收错误，闪存装置100调整读取控制信 号nRE的时点。闪存装置100可通过调整读取控制信号nRE的时点弥补传播延时的偏差。所述闪存装置100为闪存单元(0、1、2、和3)120、130、140、150中的每一个提供最 佳nRE传播时点，因此其被应用于高容量闪存系统，如SSD。由于许多闪存单元被用于高容 量闪存系统，所以传播延时偏差增加。因此，由于传播延时偏差的增加，在传统配置中很难 增加数据吞吐量(throughput)。根据示例性实施例的所述闪存装置100，可针对多个闪存单元(0、1、2、和3) 120、 130、140、150中的每一个实时调整读取控制信号nRE的时点，并由此即使在高系统时钟环 境下也可以不出错误地传播和接收数据。此外，闪存装置100，即使在包括比如图1所示的 内存单元数目更多闪存单元(未示出)的闪存系统中，也可不出错误地增加数据吞吐量。所述控制器110将读取控制信号nRE传播至从闪存单元(0、1、2和3本文档来自技高网...
【技术保护点】
一种闪存装置，包括：多个闪存单元；通用输入／输出总线，其与所述多个闪存单元的每一个相连接；和控制器，其将读取控制信号传播至从所述多个闪存中选择出的闪存单元，并经由所述通用输入／输出总线从所述选择出的闪存单元接收读取的数据，所述控制器与所述通用输入／输出总线相连接，其中，所述控制器，基于选择出的闪存单元对应的所述传播延时，调节所述读取控制信号单元的传播时点。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：郑贤模，朴汉默，
申请(专利权)人：韩商英得联股份有限公司，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。