本发明专利技术公开了一种高密度四边扁平无引脚封装及制造方法。本高密度四边扁平无引脚封装包括引线框架，金属材料层，IC芯片，绝缘填充材料，粘贴材料，金属导线和塑封材料。引线框架包括芯片载体和多个围绕芯片载体呈多圈排列的引脚。金属材料层配置于引线框架上表面和下表面。IC芯片配置于引线框架上表面的金属材料层位置。绝缘填充材料配置于引线框架的台阶式结构下。粘贴材料配置于IC芯片与引线框架上表面的金属材料层中间。IC芯片通过金属导线分别连接至多圈引脚的内引脚和芯片载体上表面。塑封材料包覆密封IC芯片、粘贴材料、金属导线、引线框架部分区域和部分金属材料层。暴露出封装件结构底面的芯片载体和外引脚具有凸起部分。本发明专利技术突破了低I/O数量瓶颈，提高封装可靠性。
【技术实现步骤摘要】
本专利技术涉及半导体元器件制造
，尤其涉及到具有高密度四边扁平无引脚封装，本专利技术还包括该封装件的制造方法。
技术介绍
随着电子产品如手机、笔记本电脑等朝着小型化，便携式，超薄化，多媒体化以及满足大众化所需要的低成本方向发展，高密度、高性能、高可靠性和低成本的封装形式及其组装技术得到了快速的发展。与价格昂贵的BGA等封装形式相比，近年来快速发展的新型封装技术，即四边扁平无引脚QFN(Quad Flat Non-lead lockage)封装，由于具有良好的热性能和电性能、尺寸小、成本低以及高生产率等众多优点，引发了微电子封装
的一场新的革命。图IA和图IB分别为传统QFN封装结构的背面示意图和沿Ι- 剖面的剖面示意图， 该QFN封装结构包括引线框架11，塑封材料12，粘片材料13，IC芯片14，金属导线15，其中引线框架11包括芯片载体111和围绕芯片载体111四周排列的引脚112，IC芯片14通过粘片材料13固定在芯片载体111上，IC芯片13与四周排列的引脚112通过金属导线15实现电气连接，塑封材料12对IC芯片14、金属导线15和引线框架11进行包封以达到保护和支撑的作用，引脚112裸露在塑封材料12的底面，通过焊料焊接在PCB等电路板上以实现与外界的电气连接。底面裸露的芯片载体111通过焊料焊接在PCB等电路板上，具有直接散热通道，可以有效释放IC芯片14产生的热量。与传统的TSOP和SOIC封装相比，QFN封装不具有鸥翼状引线，导电路径短，自感系数及阻抗低，从而可提供良好的电性能，可满足高速或者微波的应用。裸露的芯片载体提供了卓越的散热性能。随着IC集成度的提高和功能的不断增强，IC的I/O数随之增加，相应的电子封装的I/O引脚数也相应增加，但是传统的四边扁平无引脚封装件，单圈的引脚围绕芯片载体呈周边排列，限制了 I/O数量的提高，满足不了高密度、具有更多I/O数的IC的需要。传统的引线框架无台阶式结构设计，无法有效的锁住塑料材料，导致引线框架与塑封材料结合强度低，易于引起引线框架与塑封材料的分层甚至引脚或芯片载体的脱落，而且无法有效的阻止湿气沿着引线框架与塑封材料结合界面扩散到电子封装内部，从而严重影响了封装体的可靠性。传统QFN产品的芯片载体和外引脚不具有一定的凸起部分，在表面贴装时焊料的覆盖面积有限，且焊料的厚度较薄，导致板级封装的疲劳寿命较短，而且较薄焊接层由于热失配引起的热应变较大，容易导致焊接层的断裂、分层失效，影响了焊接层的可靠性。 传统QFN产品在塑封工艺时需要预先在引线框架背面粘贴胶带以防止溢料现象，待塑封后还需进行去除胶带、塑封料飞边等清洗工艺，增加了封装成本增高。使用切割刀切割分离传统的四边扁平无引脚封装件，切割刀在切割塑封材料的同时也会切割到引线框架金属，不仅会造成切割效率的降低和切割刀片寿命的缩短，而且会产生金属毛刺，影响了封装体的可靠性。因此，为了突破传统QFN的低I/O数量的瓶颈，提高封装体的可靠性和降低封装成本，急需研发一种高可靠性、低成本、高I/O密度的QFN封装及其制造方法。
技术实现思路
本专利技术提供了一种高密度、多圈引脚排列的QFN封装及其制造方法，以达到突破传统QFN的低I/O数量的瓶颈和提高封装体的可靠性的目的。为了实现上述目的，本专利技术采用下述技术方案本专利技术提出一种高密度四边扁平无引脚封装件结构，包括引线框架，金属材料层， IC芯片，绝缘填充材料，粘贴材料，金属导线和塑封材料。引线框架沿厚度方向具有台阶式结构，具有上表面、下表面和台阶表面。引线框架包括芯片载体和多个围绕芯片载体呈多圈排列的引脚。芯片载体配置于引线框架中央部位，横截面形状呈矩形状，芯片载体四边边缘部位沿厚度方向具有台阶式结构。围绕芯片载体呈多圈排列的引脚的横截面形状呈圆形或者矩形状，其中每个引脚包括配置于该上表面的内引脚和配置于该下表面的外引脚。金属材料层配置于引线框架的上表面位置和下表面位置。IC芯片配置于引线框架上表面的金属材料层位置，且配置于芯片载体的中央部位。绝缘填充材料配置于引线框架的台阶式结构下，支撑、保护引线框架。粘贴材料配置于IC芯片与引线框架上表面的金属材料层中间，固定IC芯片于芯片载体上。IC芯片上的多个键合焊盘通过金属导线连接至多个配置有金属材料层的内引脚和配置有金属材料层的芯片载体的上表面，以实现电气互联。塑封材料包覆密封IC芯片、粘贴材料、金属导线、引线框架部分区域和部分金属材料层，暴露出配置于引线框架下表面的金属材料层。暴露出封装件结构底面的配置有金属材料层的芯片载体和外引脚具有凸起部分。根据本专利技术的实施例，引脚框架具有多个围绕芯片载体呈三圈排列的引脚。根据本专利技术的实施例，包括芯片载体和围绕芯片载体呈三圈排列的引脚的引线框架具有台阶式结构。根据本专利技术的实施例，围绕芯片载体呈三圈排列的引脚的横截面形状呈圆形形状。根据本专利技术的实施例，围绕芯片载体呈三圈排列的引脚的横截面形状呈矩形形状。根据本专利技术的实施例，芯片载体每边的引脚排列方式为平行排列。根据本专利技术的实施例，芯片载体每边的引脚排列方式为交错排列。根据本专利技术的实施例，弓丨线框架上表面和下表面配置有金属材料层。根据本专利技术的实施例，引线框架上表面和下表面配置的金属材料层包括镍(Ni)、 钯(Pd)、金(Au)金属材料。根据本专利技术的实施例，配置有金属材料层的芯片载体和外引脚暴露出封装件结构底面，且具有一定的凸起部分。根据本专利技术的实施例，用含银颗粒的环氧树脂或者胶带等粘贴材料将IC芯片配置于芯片载体中央部位。根据本专利技术的实施例，引线框架台阶式结构下配置绝缘填充材料。根据本专利技术的实施例，引线框架台阶式结构下配置绝缘填充材料种类是热固性塑封材料，或者塞孔树脂、油墨以及阻焊绿油等材料。根据本专利技术的实施例，芯片载体的周边部位作为接地区域，通过金属导线连接至芯片上的键合焊盘。本专利技术提出一种高密度四边扁平无引脚封装件制作方法，包括以下步骤步骤1 配置掩膜材料层对薄板基材进行清洗和预处理，在薄板基材的上表面和下表面配置掩膜材料层图形。步骤2:形成蚀刻窗口对配置于薄板基材下表面的掩膜材料层进行曝光显影，形成蚀刻窗口。步骤3 下表面选择性部分蚀刻以具有蚀刻窗口的掩膜材料层作为抗蚀层，对薄板基材下表面进行选择性部分蚀刻，形成凹槽。步骤4:移除掩膜材料层用化学处理方法或者机械方法移除配置于薄板基材下表面的掩膜材料层。步骤5:配置绝缘填充材料在薄板基材下表面经选择性部分蚀刻形成的凹槽中填充绝缘材料。步骤6:形成蚀刻窗口对薄板基材上表面的掩膜材料层进行曝光显影，形成蚀刻窗口。步骤7 上表面选择性部分蚀刻以具有蚀刻窗口的掩膜材料层作为抗蚀层，对薄板基材上表面进行选择性部分蚀刻，形成具有台阶式结构的引线框架，包括分离的芯片载体和多圈引脚。步骤8:移除掩膜材料层用化学处理方法或者机械方法移除配置于薄板基材下表面的掩膜材料层。步骤9:配置金属材料层在形成的引线框架的上表面、下表面配置金属材料层。步骤10 配置IC芯片通过含银颗粒的环氧树脂树脂或者胶带等粘贴材料将IC芯片配置于芯片载体中央部位。步骤11 金属导线键合连接IC芯片上的多个键合焊盘通过金属导线连接至多个配置有金属材料层的内引脚和配置有金属材料层的芯片载体上，以实现电气互联本文档来自技高网...
【技术保护点】
１．一种高密度四边扁平无引脚封装件结构，其特征在于包括：引线框架，沿厚度方向具有台阶式结构，具有上表面、下表面和台阶表面，其中引线框架包括芯片载体、多个引脚：芯片载体，配置于引线框架中央部位，横截面形状呈矩形状，芯片载体四边边缘部位沿厚度方向具有台阶式结构，以及多个引脚，配置于芯片载体四周，围绕芯片载体呈多圈排列，沿厚度方向具有台阶式结构，其中每个引脚包括配置于该上表面的内引脚和配置于该下表面的外引脚；金属材料层，配置于引线框架的上表面和下表面位置；ＩＣ芯片，配置于引线框架上表面位置的金属材料层上，且配置于芯片载体的中央部位；绝缘填充材料，配置于引线框架的台阶式结构下；粘贴材料，配置于ＩＣ芯片与引线框架上表面的金属材料层中间，固定ＩＣ芯片于芯片载体上；金属导线，ＩＣ芯片上的多个键合焊盘通过金属导线分别连接至多个配置有金属材料层的内引脚和配置有金属材料层的芯片载体的上表面；塑封材料，包覆密封上述ＩＣ芯片、粘贴材料、金属导线、引线框架的部分区域和部分金属材料层，暴露出配置于引线框架下表面的金属材料层。
【技术特征摘要】
【专利技术属性】
技术研发人员：秦飞，夏国峰，安彤，武伟，刘程艳，朱文辉，
申请(专利权)人：北京工业大学，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。