一种倒装结构的LED芯片制作方法技术

本发明专利技术涉及一种倒装结构的LED芯片制作方法，包括N型电极形成区和P型电极形成区，N型电极形成区包括衬底、缓冲层、N型层、N型分别限制层、有源区层、P型分别限制层、P型层、P型欧姆接触层、光反射层以及绝缘薄膜，N型电极的一端面穿过绝缘薄膜与光反射层连接，N型电极的另一端面通过PCB板与散热板连接；P型电极形成区包括衬底、缓冲层、N型层以及绝缘薄膜，P型电极的一端穿过绝缘薄膜与N型层连接，P型电极的另一端通过PCB板与散热板连接；N型电极和P型电极分别与PCB板连接的两端面位于同一水平面。本发明专利技术由于把LED芯片的N型电极和P型电极制作在同一表面上，增加了芯片倒装工艺的封装良率，避免了电极虚焊或脱焊的情形发生。

【技术实现步骤摘要】

本专利技术涉及一种LED芯片结构，尤其是涉及一种倒装结构的LED芯片制作方法。
技术介绍
一般在蓝宝石衬底上制作的蓝、绿或紫光LED芯片的发光面为外延材料的生长表面，即P型表面。在LED的封装过程中，都把蓝宝石衬底面直接固定在散热板上。在LED的工作过程中，其发光区——有源区是器件发热的根源。由于蓝宝石衬底本身是一种绝缘体材料，且导热性能和GaN材料比较差，所以对这种正装的LED器件其工作电流都有一定的限制，以确保LED的发光效率和工作寿命。为改善器件的散热性能，人们设计了一种LED芯片结构，即倒装结构的LED芯片。自从提出芯片的倒装设计之后，人们针对其可行性进行了大量的研究和探索。由于LED芯片设计的局限性，封装良率一直很低，原因如下第一、N型电极区域相对小，很难与PCB板的相应区域对位；第二、N型电极位置比P型电极位置高很多，很容易造成虚焊、脱焊情形；第三、为制作N型电极，往往要人为地去掉很大一部分有源区，这样大大地减少了器件的发光面积，直接影响了 LED发光效率。如图1所示，利用MOCVD (或VPE、MBE、LPE等)技术在衬底(蓝宝石、GaAs、InP、 ZnO等)上生长器件(如LED、LD等)结构，从上至下依次分别为衬底20、N型材料层21、发光区22、P型材料层23、P型电极M、N型电极25、焊锡层^、PCB板27以及散热板28。可以清楚地看见，N型电极25所处位置较小，对PCB板27设置有更高的要求。同时，N型电极25位置比P型电极M位置高很多，其与PCB板27之间的间隙较大，在焊锡时很容易造成虚焊或脱焊的发生。
技术实现思路
本专利技术设计了一种倒装结构的LED芯片制作方法，其解决的技术问题是现有倒装结构的LED芯片容易出现电极虚焊或脱焊以及芯片发光效率低的缺陷。为了解决上述存在的技术问题，本专利技术采用了以下方案—种倒装结构的LED芯片，包括N型电极形成区和P型电极形成区，N型电极形成区和P型电极形成区分别位于LED芯片两侧，其特征在于N型电极形成区从上至下依次包括衬底(1)、缓冲层(2)、N型层(3)、N型分别限制层(4)、有源区层(5)、P型分别限制层 (6)、P型层(7)、P型欧姆接触层(8)、光反射层(9)以及绝缘薄膜(10)，N型电极(11)的一端面穿过所述绝缘薄膜(10)与所述光反射层(9)连接，N型电极(11)的另一端面通过PCB 板(XT)与散热板08)连接；所述P型电极形成区从上至下依次包括衬底(1)、缓冲层O)、 N型层(3)以及绝缘薄膜(10)，P型电极(1 的一端穿过所述绝缘薄膜(10)与所述N型层⑶连接，P型电极(12)的另一端通过PCB板(XT)与散热板08)连接；N型电极(11) 和P型电极(1 分别与PCB板(XT)连接的两端面位于同一水平面。进一步，所述P型电极(1 由三个部分组成，其中第一个部分固定在所述绝缘薄膜(10)和所述PCB板07)之间，第二部分通过附着在绝缘薄膜(10)上，绝缘薄膜(10)依次穿过N型层(3)、N型分别限制层⑷、有源区层(5)、P型分别限制层(6)、P型层(7)、P 型欧姆接触层(8)、以及光反射层(9)，第三部分与N型层( 连接。进一步，所述P型电极(1 的第三部分与N型层C3)连接面积小于所述P型电极 (12)的第一部分与PCB板(XT)连接面积。进一步，所述绝缘薄膜(10)的厚度在100nm-500nm之间。该倒装结构的LED芯片与现有倒装结构的LED芯片相比，具有以下有益效果(1)本专利技术由于把LED芯片的N型电极和P型电极制作在同一表面上，增加了芯片倒装工艺的封装良率，避免了电极虚焊或脱焊的情形发生。(2)本专利技术由于P型电极的第三部分与N型层连接的面积小于P型电极的第一部分与PCB板连接面积，因而减少制作η型欧姆接触的面积，增加发光区面积，以提高LED的发光效率。附图说明图1 现有倒装结构的LED芯片的结构示意图；图2 本专利技术倒装结构的LED芯片的结构示意图。附图标记说明1-衬底；2-缓冲层；3-N型层；4-N型分别限制层；5_有源区层；6_P型分别限制层；7-P型层；8-P型欧姆接触层；9-光反射层；10-绝缘薄膜；Il-N型电极；12-P型电极；20-衬底；21-N型材料层；22-发光区；23_P型材料层；型电极；25_N型电极； 26-焊锡层；27-PCB板；28-散热板。具体实施例方式下面结合图2，对本专利技术做进一步说明一种倒装结构的LED芯片，包括N型电极形成区和P型电极形成区，N型电极形成区和P型电极形成区分别位于LED芯片两侧，N型电极形成区从上至下依次包括衬底1、缓冲层2、N型层3、N型分别限制层4、有源区层5、P型分别限制层6、P型层7、P型欧姆接触层8、光反射层9以及绝缘薄膜10，N型电极11的一端面穿过绝缘薄膜10与光反射层9连接，N型电极11的另一端面通过PCB板27与散热板观连接；P型电极形成区从上至下依次包括衬底1、缓冲层2、N型层3以及绝缘薄膜10，P型电极12的一端穿过绝缘薄膜10与N 型层3连接，P型电极12的另一端通过PCB板27与散热板观连接；N型电极11和P型电极12分别与PCB板27连接的两端面位于同一水平面，增加了芯片倒装工艺的封装良率，避免了电极虚焊或脱焊的情形发生。P型电极12由三个部分组成，其中第一个部分固定在绝缘薄膜10和PCB板27之间，第二部分通过附着在绝缘薄膜10上，绝缘薄膜10依次穿过N型层3、N型分别限制层 4、有源区层5、P型分别限制层6、P型层7、P型欧姆接触层8以及光反射层9，第三部分与 N型层3连接。P型电极12的第三部分与N型层3的连接面积小于P型电极12的第一部分与PCB 板27连接面积。可以减少对芯片进行腐蚀或干刻的部分，同时增加芯片发光的区域。因而减少制作η型欧姆接触的面积，增加发光区面积，以提高LED的发光效率。上面结合附图对本专利技术进行了示例性的描述，显然本专利技术的实现并不受上述方式的限制，只要采用了本专利技术的方法构思和技术方案进行的各种改进，或未经改进将本专利技术的构思和技术方案直接应用于其它场合的，均在本专利技术的保护范围内。权利要求1.一种倒装结构的LED芯片制作方法，包括N型电极形成区和P型电极形成区，N型电极形成区和P型电极形成区分别位于LED芯片两侧，其特征在于N型电极形成区从上至下依次包括衬底(1)、缓冲层(2)、N型层(3)、N型分别限制层(4)、有源区层(5)、P型分别限制层(6)、P型层(7)、P型欧姆接触层(8)、光反射层(9)以及绝缘薄膜(10)，N型电极(11) 的一端面穿过所述绝缘薄膜(10)与所述光反射层(9)连接，N型电极(11)的另一端面通过PCB板(XT)与散热板08)连接；所述P型电极形成区从上至下依次包括衬底(1)、缓冲层O)、N型层(3)以及绝缘薄膜(10)，P型电极(12)的一端穿过所述绝缘薄膜(10)与所述N型层(3)连接，P型电极(12)的另一端通过PCB板(XT)与散热板08)连接；N型电极 (11)和P型电极(12)分别与PCB板(XT)连接的两端面位于同一水平面。2.根据权利要求1所述倒装结构的LED芯片制作方法，其特征在于所述P型电极(12) 由三个部分组成，其中第一个部分固定在所述绝缘薄膜本文档来自技高网...

【技术保护点】
１．一种倒装结构的ＬＥＤ芯片制作方法，包括Ｎ型电极形成区和Ｐ型电极形成区，Ｎ型电极形成区和Ｐ型电极形成区分别位于ＬＥＤ芯片两侧，其特征在于：Ｎ型电极形成区从上至下依次包括衬底（１）、缓冲层（２）、Ｎ型层（３）、Ｎ型分别限制层（４）、有源区层（５）、Ｐ型分别限制层（６）、Ｐ型层（７）、Ｐ型欧姆接触层（８）、光反射层（９）以及绝缘薄膜（１０），Ｎ型电极（１１）的一端面穿过所述绝缘薄膜（１０）与所述光反射层（９）连接，Ｎ型电极（１１）的另一端面通过ＰＣＢ板（２７）与散热板（２８）连接；所述Ｐ型电极形成区从上至下依次包括衬底（１）、缓冲层（２）、Ｎ型层（３）以及绝缘薄膜（１０），Ｐ型电极（１２）的一端穿过所述绝缘薄膜（１０）与所述Ｎ型层（３）连接，Ｐ型电极（１２）的另一端通过ＰＣＢ板（２７）与散热板（２８）连接；Ｎ型电极（１１）和Ｐ型电极（１２）分别与ＰＣＢ板（２７）连接的两端面位于同一水平面。

【技术特征摘要】

【专利技术属性】
技术研发人员：祝进田，
申请(专利权)人：祝进田，
类型：发明
国别省市：21