导体柱和芯片倒装产品制造技术

本实用新型专利技术涉及导体柱和芯片倒装产品。一种导体柱(20)包括导电籽晶层(16)和在导电籽晶层的上方形成的柱状的导体加厚层(18)，导电籽晶层设置在芯片电极的表面、或在形成于芯片中的孔的孔壁、或者在封装基板的线路表面上，并且包括离子注入层和/或等离子体沉积层。

【技术实现步骤摘要】

本技术涉及电子产品的芯片封装领域，尤其涉及导体柱及其制造方法、使用导体柱来封装芯片的方法以及通过该封装方法制得的芯片倒装产品，该导体柱适用于将芯片上的电极电连接至封装基板，例如单层印制线路板、积层多层基板或者埋线路无芯板等。
技术介绍
伴随着电子产品朝高集成度、小型化和薄型化发展的趋势，需要相应的印制线路板或集成电路封装基板在满足良好电性能和热性能的前提下也朝着轻、薄、短、小的趋势发展，这要求电子元器件集成度提高、封装高密度、小型化及多引脚化。基于这种需求，除了设计和制造技术之外，IC封装厂商也在不断地开发更先进的封装技术以实现高密度集成，使得封装结构从早期的QFP(方型扁平式封装技术)、BGA(焊球阵列封装)发展到更先进的CSP(芯片尺寸封装)、甚至WLPCSP(硅圆片级封装)。倒装芯片(flipchip)覆晶连接技术是近年来开发的一种封装技术，具有芯片与线路板连接路径短、阻抗低、信号损失小、电信号寄生现象少等优点，正逐步取代线路较长的引线接合(wirebonding)封装方式而应用于许多高端的电子产品中。传统的覆晶连接技术采用锡球将芯片节点与线路板节点通过高温回流焊方式焊接在一起。随着线路密度、CSP芯片密度的不断增加，用于外接的电极之间的间距越来越小。在对接焊点的设计密度增大时，电流和热效应也随之增加。由于锡球电子迁移因素的影响，产品信赖性会降低，而且在高温回流焊时容易引起电极之间的桥接而导致短路等问题。为此，现在已逐步采用铜柱(Cupillar)来取代锡球，成为覆晶连接的主流技术。预计铜柱技术将朝着进一步减小间距、增加密度的方向发展，适用于28/20nm以下制程，并扩展到所有的倒装芯片产品上。得益于铜的材料特性，铜柱连接拥有优越的导电性能、热性能和可靠性，并满足ROHS环保要求，可广泛适用于收发器、嵌入式处理器、电源管理、基带芯片、专用集成电路以及一些要求细间距、ROHS标准、低成本和良好电性能的SOC等。采用这种芯片互连技术可减少所用的基板层数，实现整体封装成本的降低(与引线接合相比可节省约20%)，并且可拥有很高的电迁移性能和电流承载能力。铜柱可制作在芯片上，也可制作在封装基板或印刷线路板上。在芯片上制作铜柱时，由于芯片所处的晶圆面积通常较小(直径仅约200mm)，因而需要采用高级的电镀设备和药水，电镀能力强但制作成本较高。在封装基板或印制线路板上制作铜柱时，通常采用减成法，但由于需采用蚀刻液对铜箔进行蚀刻，蚀刻液不仅向下而且也从侧面攻击铜，因而会出现侧蚀现象，导致所得铜柱为圆锥体。这不利于更小间距铜柱的制作，也不利于信号传递的完整性。最近，有人尝试通过化学沉铜或溅射法在芯片电极或印制线路板上形成包含钛、铜的金属种子层，接着在该金属种子层上生长圆柱形的铜柱，再利用该铜柱来倒装芯片。可是，这些现有的铜柱倒装技术虽然可满足小间距的要求，但是在铜柱与封装基板线路、或者铜柱与半导体芯片电极之间的结合处的金属种子层结合力较弱、容易产生裂纹，而且由于封装过程中的热膨胀不均匀导致的应力而容易引起电极断裂、铜柱与封装基板或芯片电极剥离，从而导致电子产品失效。
技术实现思路
本技术是鉴于上述问题而作出的，其目的在于，提供一种在与芯片电极或封装基板线路之间具有较高结合力的导体柱及其制造方法、使用该导体柱来封装芯片的方法以及通过该封装方法制得的芯片倒装产品。本技术的第一技术方案为一种制造导体柱的方法，其包括以下步骤：使用靶材，对芯片电极的表面、或形成于芯片中的孔的孔壁、或者封装基板的线路表面进行离子注入和/或等离子体沉积处理，以形成导电籽晶层(步骤S1)；以及在导电籽晶层的上方形成柱状的导体加厚层，该导体加厚层和导电籽晶层组成导体柱(步骤S2)。本技术的第二技术方案为，在上述第一方案中，先进行离子注入后进行等离子体沉积。本技术的第三技术方案为，在上述第一方案中，在离子注入期间，靶材的离子获得1-1000keV的能量，并被注入到芯片电极的表面或孔的孔壁或者封装基板的线路表面的下方，形成离子注入层作为导电籽晶层的至少一部分。本技术的第四技术方案为，在上述第一方案中，在等离子体沉积期间，靶材的离子获得1-1000eV的能量，并被沉积到芯片电极的表面或孔的孔壁或者封装基板的线路表面的上方，形成等离子体沉积层作为导电籽晶层的至少一部分。本技术的第五技术方案为，在上述第一方案中，导电籽晶层包含Ti、Cr、Ni、Cu、Ag、Al、Au、V、Zr、Mo、Nb、In、Sn、Tb以及它们之间的合金中的一种或多种，导体加厚层包含Cu、Ag、Al、Au及它们之间的合金中的一种或多种。本技术的第六技术方案为，在上述第一方案中，导体柱呈实心或空心的柱状，其一端埋入芯片或封装基板的内部，另一端位于芯片或封装基板的表面上方。本技术的第七技术方案为，在上述第一至第六方案的任何一种中，在步骤S1中，先在芯片电极的周缘覆盖设有孔的绝缘层，然后对孔的孔壁和暴露于孔的芯片电极的表面进行离子注入和/或等离子体沉积处理，以形成导电籽晶层；在步骤S2中，先在绝缘层上覆盖光刻胶，通过光刻在光刻胶中形成与孔连通的开口，然后用导电材料填充孔和开口，并在去除光刻胶及其下方的导电籽晶层之后形成导体柱。本技术的第八技术方案为，在上述第一至第六方案的任何一种中，在步骤S1中，先对一块芯片或者层叠在一起的两块或多块芯片进行钻通孔，在通孔的周围覆盖绝缘层，然后对通孔的孔壁进行离子注入和/或等离子体沉积处理，以形成贯穿一块芯片或者层叠在一起的两块或多块芯片的导电籽晶层；在步骤S2中，用导电材料填充通孔，并在去除绝缘层之后形成导体柱。本技术的第九技术方案为，在上述第一至第六方案的任何一种中，在步骤S1中，对封装基板的表面进行离子注入和/或等离子体沉积处理，以形成导电籽晶层；在步骤S2中，先在封装基板上覆盖光刻胶，通过光刻在光刻胶中形成开口以暴露封装基板的线路表面，然后用导电材料填充开口，并在去除光刻胶及其下方的导电籽晶层之后形成导体柱。本技术的第十技术方案为，在上述第九方案中，两块或多块芯片直接层叠在一起，或者在各芯片之间设置有绝缘隔离层。本技术的第十一技术方案为一种导体柱，其包括导电籽晶层和在导电籽晶层的上方形成的柱状的导体加厚层，导电籽晶层设置在芯片电极的表面、或在形成于芯片中的孔的孔壁、或者在封装基板的线路表面上，并且包括离子注入层和/或等离子体沉积层。本技术的第十二技术方案为，在上述第十一方案中，离子注入层位于芯片电极的表面或孔的孔壁或者封装基板的线路表面的下方，是由芯片电极材料或芯片基材或者封装基板的线路材料、和导电材料组成的掺杂结构。本技术的第十三技术方案为，在上述第十一方案中，等离子体沉积层位于芯片电极的表面或孔的孔壁或者封装基板的线路表面的上方。本技术的第十四技术方案为，在上述第十一方案中，导电籽晶层包含Ti、Cr、Ni、Cu、Ag、Al、Au、V、Zr、Mo、Nb、In、Sn、Tb以及它们之间的合金中的一种或多种，导体加厚层包含Cu、Ag、Al、Au及它们之间的合金中的一种或多种。本技术的第十五技术方案为，在上述第十一方案中，导体柱呈实心或空心的柱状，其一端埋入芯片或本文档来自技高网...

【技术保护点】
一种导体柱，包括导电籽晶层和在所述导电籽晶层的上方形成的柱状的导体加厚层，所述导电籽晶层设置在芯片电极的表面、或在形成于芯片中的孔的孔壁、或者在封装基板的线路表面上，并且包括离子注入层和/或等离子体沉积层。

【技术特征摘要】
1.一种导体柱，包括导电籽晶层和在所述导电籽晶层的上方形成的柱状的导体加厚层，所述导电籽晶层设置在芯片电极的表面、或在形成于芯片中的孔的孔壁、或者在封装基板的线路表面上，并且包括离子注入层和/或等离子体沉积层。2.根据权利要求1所述的导体柱，其特征在于，所述离子注入层位于所述芯片电极的表面或所述孔的孔壁或者所述封装基板的线路表面的下方，是由芯片电极材料或芯片基材或者封装基板的线路材料、和导电材料组成的掺杂结构。3.根据权利要求1所述的导体柱，其特征在于，所述等离子体沉积层位于所述芯片电极的表面或所述孔的孔壁或者所述封装基板的线路表面的上方。4.根据权利要求1所述的导体柱，其特征在于，所述导电籽晶层包含Ti、Cr、Ni、Cu、Ag、Al、Au、V、Zr、Mo、Nb、In、Sn、Tb以及它们之间的合金中的一种，所述导体加厚层包含Cu、Ag、Al、Au及它们之间的合金中的一种。5.根据权利要求1所述的导体柱，其特征在于，所述导体柱呈实心或空心的柱状，其一端埋入所述芯片或封装基板的内部，另一端位于所述芯片或封装基板的表面上...

【专利技术属性】
技术研发人员：张志强，杨志刚，王志建，
申请(专利权)人：武汉光谷创元电子有限公司，
类型：新型
国别省市：湖北;42