一种半导体封装基板及其制备方法技术

本发明专利技术公开了一种半导体封装基板及其制备方法。所述半导体封装基板包括基底基板，所述基底基板具有形成于基底基板的一个表面上的组件面和形成于该基底基板的另一个表面上的焊接面，其中，所述组件面具有形成于该组件面内的电路图形，并且所述组件面内的电路图形包括用于安装半导体的凸点焊盘，以及所述焊接面具有形成于该焊接面内的电路图形，并且所述焊接面内的电路图形包括用于与外部组件结合的焊接焊盘；形成于所述组件面的凸点焊盘上的第一表面处理层；以及形成于所述焊接面的焊接焊盘上的第二表面处理层。在本发明专利技术，所述第一表面处理层的厚度与所述第二表面处理层的厚度不同。

【技术实现步骤摘要】

本专利技术涉及。
技术介绍
由于产品循环的缩短，在需要快速响应客户需求、减少开发周期的情况下，由于趋向于厚度薄的半导体基板，条状基板和单元基板(每一个有一个可交付客户公司的实际尺寸)的翘曲，已经成为需要解决的核心问题。封装半导体芯片于基板上时的基板翘曲会造成芯片的损坏，因而，半导体封装公司在认可的新基板里需要对翘曲方面有所要求。现有技术关于减少基板的翘曲的方法可以列为三种。第一种方法是通过在基板里形成导通的狭缝(through slit)解决作用于基板的基板的翘曲，第二个方法是通过在所述基板里插入一个硬度增强层以提高所述基板的翘曲阻力来改善所述基板的翘曲，以及第三个方法是通过调整主要造成所述基板的翘曲的阻焊层和铜层的空白区(dummy area)来减少所述基板的翘曲。然而，这些方法能够改善条状基板的翘曲，但是却不能解决单元基板的翘曲。随后，根据现有技术，参考图1和2将对一种半导体封装基板的结构进行图解说明。参考图1，半导体封装基板10包括用于电路的金属层，例如，构成形成于核心绝缘层11的一个表面如组件面上的凸点焊盘(bump pad)的第一铜层1 和第一表面处理层 13a ；以及用于电路的金属层，例如，构成形成于核心绝缘层11的另一个表面如焊接面上的焊接焊盘(soldering pad)的第二铜层1 和第二表面处理层13b。所述第一铜层1 和所述第二铜层12b，以及第一表面处理层13a和所述第二表面处理层1 在所述核心绝缘层11的两个表面上形成，传统上对称，并且厚度大致相同。在此，如图2所示，由于构成所述基板的多个层的热膨胀系数(CTE)的不同，以及在封装生产过程中温度的改变，在单元尺寸的最终的产品里产生翘曲以致于所述组件面 (图示的上表面)凹状翘曲，或相反，所述组件面凸状翘曲。因而，迫切需要一种方法来解决作为最终产品的条状尺寸的基板的翘曲以及在单元基板中产生的翘曲。
技术实现思路
本专利技术致力于提供一种半导体封装基板以及一种制备该半导体封装基板的方法，该半导体封装基板能够在满足产品厚度薄的趋势的同时对基板的翘曲具有最实质性的影响。进一步地，本专利技术致力于提供一种半导体封装基板以及一种制备该半导体封装基板的方法，该半导体封装基板能够在相应地应用于一次冲压模具(one shot mold)的同时对基板的翘曲具有最大的影响。更进一步地，本专利技术致力于提供一种半导体封装基板以及一种制备该半导体封装基板的方法，该半导体封装基板能够改进平面基板、条状基板和单元基板的翘曲。根据本专利技术的一种优选实施方式，提供了一种半导体封装基板，所述半导体封装基板包括基底基板，所述基底基板具有形成于该基底基板的一个表面上的组件面 (component surface)和形成于该基底基板的另一个表面上的焊接面(solder surface), 其中，所述组件面具有形成于该组件面内的电路图形，并且所述组件面内的电路图形包括用于安装半导体的凸点焊盘(bump pad)，以及所述焊接面具有形成于该焊接面内的电路图形，并且所述焊接面内的电路图形包括用于与外部组件结合的焊接焊盘(soldering pad)； 形成于所述组件面的凸点焊盘的第一表面处理层；以及形成于所述焊接面的所述焊接焊盘的第二表面处理层。在本专利技术，所述第一表面处理层的厚度可以与所述第二表面处理层的厚度不同。所述基底基板可以为具有用于内层电路的金属层的多层基板。所述第一表面处理层和所述第二表面处理层的厚度可以相差3-10 μ m。所述第一表面处理层可以包括第一镍镀层(first nickel plating layer)和第一金镀层(first gold plating layer)，所述第二表面处理层可以包括第二镍镀层和第二金镀层，所述第一镍镀层的厚度和所述第二镍镀层的厚度不同。所述第一镍镀层和所述第二镍镀层的厚度可以相差3-10 μ m。所述第一镍镀层的厚度可以是3-12 μ m,所述第二镍镀层的厚度可以是6_15 μ m。所述第一镍镀层的厚度可以是6-15 μ m,所述第二镍镀层的厚度可以是3_12 μ m。所述半导体封装基板可以进一步包括分别形成于所述基底基板的两个表面上的阻焊层，所述阻焊层具有用于分别暴露所述凸点焊盘和所述焊接层的开口部分。根据本专利技术的另一种优选实施方式，提供了一种半导体封装基板的制备方法，所述半导体封装基板的制备方法包括提供基底基板，所述基底基板具有形成于该基底基板的一个表面上的组件面和形成于该基底基板的另一个表面上的焊接面，其中，所述组件面具有形成于该组件面内的电路图形，并且所述组件面内的电路图形包括用于安装半导体的凸点焊盘，以及所述焊接面具有形成于该焊接面内的电路图形，并且所述焊接面内的电路图形包括用于与外部组件结合的焊接焊盘；以及在所述组件面的所述凸点焊盘和所述焊接面的所述焊接焊盘上的分别形成第一表面处理层和第二表面处理层。在本专利技术，所述第一表面处理层和所述第二表面处理层可以形成为具有不同的厚度。所述基底基板可以为具有用于内层电路的金属层的多层基板。当所提供的基底基板向所述组件面凸状翘曲时，所述第一表面处理层的厚度可以形成为大于所述第二表面处理层的厚度。当所提供的基底基板向所述组件面凹状翘曲时，所述第一表面处理层的厚度可以形成为小于所述第二表面处理层的厚度。所述第一表面处理层的厚度和所述第二表面处理层的厚度可以相差3-10 μ m。所述第一表面处理层和所述第二表面处理层的形成可以包括在所述基底基板的所述组件面的所述凸点焊盘上和所述焊接面的所述焊接焊盘上分别形成第一镍镀层和第二镍镀层；以及在所述第一镍镀层和第二镍镀层上分别形成第一金镀层和第二金镀层，在此，所述第一镍镀层和所述第二镍镀层可以形成为具有不同的厚度。所述第一镍镀层的厚度和所述第二镍镀层的厚度可以相差3-10 μ m。当所述的基底基板向所述组件面凸状翘曲时，所述第一镍镀层的厚度可以形成为大于所述第二镍镀层的厚度。所述第一镍镀层的厚度可以是6-15 μ m,所述第二镍镀层的厚度可以是3-12 μ m。当所述基底基板向所述组件面凹状翘曲时，所述第一镍镀层的厚度可以形成为小于所述第二镍镀层的厚度。所述第一镍镀层的厚度可以是3-12 μ m,所述第二镍镀层的厚度可以是6-15 μ m。所述方法可以进一步包括在提供所述基底基板之后，在所述基底基板的两个表面上分别形成阻焊层，所述阻焊层具有用于分别暴露所述凸点焊盘和所述焊接焊盘的开口部分。附图说明图1和图2是用于说明根据现有技术的一种半导体封装基板的横截面示意图；图3和图4是用于说明根据本专利技术的第一个优选实施方式的一种半导体封装基板的横截面示意图；图5和图6是用于说明根据本专利技术的第二个优选实施方式的一种半导体封装基板的横截面示意图；图7和图8是用于说明根据本专利技术的第三个优选实施方式的一种半导体封装基板的横截面示意图；图9和图10是用于说明根据本专利技术的第四个优选实施方式的一种半导体封装基板的横截面示意图。具体实施例方式以下结合附图的具体实施方式的描述将使本专利技术的多个目的、特点和优势变得显而易见。在说明书中，在附图中所增加的不同组件的参考数字中，必须指出的是，即使参考的组件在不同的图中显示，相同的参考数字表示相同的组件。此外，还应该知道的是显示每一个本文档来自技高网...

【技术保护点】
１．一种半导体封装基板，该半导体封装基板包括：基底基板，所述基底基板具有形成于该基底基板的一个表面上的组件面和形成于该基底基板的另一个表面上的焊接面，其中，所述组件面具有形成于该组件面内的电路图形，并且所述组件面内的电路图形包括用于安装半导体的凸点焊盘，以及所述焊接面具有形成于该焊接面内的电路图形，并且所述焊接面内的电路图形包括用于与外部组件结合的焊接焊盘；形成于所述组件面的所述凸点焊盘上的第一表面处理层；以及形成于所述焊接面的所述焊接焊盘上的第二表面处理层，其中，所述第一表面处理层的厚度与所述第二表面处理层的厚度不同。

【技术特征摘要】
2010.07.09 KR 10-2010-00665341.一种半导体封装基板，该半导体封装基板包括基底基板，所述基底基板具有形成于该基底基板的一个表面上的组件面和形成于该基底基板的另一个表面上的焊接面，其中，所述组件面具有形成于该组件面内的电路图形，并且所述组件面内的电路图形包括用于安装半导体的凸点焊盘，以及所述焊接面具有形成于该焊接面内的电路图形，并且所述焊接面内的电路图形包括用于与外部组件结合的焊接焊盘；形成于所述组件面的所述凸点焊盘上的第一表面处理层；以及形成于所述焊接面的所述焊接焊盘上的第二表面处理层，其中，所述第一表面处理层的厚度与所述第二表面处理层的厚度不同。2.根据权利要求1所述的半导体封装基板，其中，所述基底基板为具有用于内层电路的金属层的多层基板。3.根据权利要求1所述的半导体封装基板，其中，所述第一表面处理层的厚度和所述第二表面处理层的厚度相差3-10 μ m。4.根据权利要求1所述的半导体封装基板，其中，所述第一表面处理层包括第一镍镀层和第一金镀层，所述第二表面处理层包括第二镍镀层和第二金镀层，所述第一镍镀层的厚度和所述第二镍镀层的厚度不同。5.根据权利要求4所述的半导体封装基板，其中，所述第一镍镀层的厚度和所述第二镍镀层的厚度相差3-10 μ m。6.根据权利要求4所述的半导体封装基板，其中，所述第一镍镀层的厚度是3-12μ m, 所述第二镍镀层的厚度是6-15 μ m。7.根据权利要求4所述的半导体封装基板，其中，所述第一镍镀层的厚度是6-15μ m, 所述第二镍镀层的厚度是3-12 μ m。8.根据权利要求1所述的半导体封装基板，其中，所述半导体封装基板进一步包括分别形成于所述基底基板的两个表面上的阻焊层，所述阻焊层具有用于分别暴露所述凸点焊盘和所述焊接焊盘的开口部分。9.一种半导体封装基板的制备方法，所述半导体封装基板的制备方法包括提供基底基板，所述基底基板具有形成于该基底基板的一个表面上的组件面和形成于该基底基板的另一个表面上的焊接面，其中，所述组件面具有形成于该组件面内的电路图形，并且所述组件面内的电路图形包括用于安装半导体...

【专利技术属性】
技术研发人员：金玟成，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：KR