本发明专利技术提供一种发光装置芯片封装物及支撑结构的形成方法，该发光装置芯片封装物包括：发光装置芯片；以及支撑结构，其中该发光装置芯片设置于该支撑结构之上，且其中该支撑结构具有用于提供该发光元件芯片的电性连结的一第一组贯穿硅介层物以及用于提供该发光元件芯片散热的一第二组贯穿硅介层物，其中该第一组贯穿硅介层物依照一第一图案密度的一第一图案而设置为，而该第二组贯穿硅介层物依照一第二图案密度的一第二图案设置，而其中该第一组贯穿硅介层物与该第二组贯穿硅介层物具有一相同深度。于本发明专利技术中描述的图案(或布局)与图案密度提供了可于蚀刻后具有较少微负载效应以及具有良好的芯片内均匀度的贯穿硅介层物的布局。
【技术实现步骤摘要】
本专利技术涉及贯穿硅介层物(through silicon vias)的蚀刻，且尤其涉及降低贯穿硅介层物的蚀刻微负载(etching microloading)效应。
技术介绍
于先进半导体封装的趋势中，已于改善电性表现时降低了形状因子(form factor) 0如此可制作出适用于工业与消费者的更快、更便宜与更小的产品。贯穿硅介层物(through silicon vias, TSVs)，或更精确为贯穿硅插拴(through silicon plug)，提供了可达成更高程度的整合以及先进半导体封装物的形状因子的降低的方法。如其名称所述，半导体装置前侧与后侧的电性连接情形使得于一封装物中垂直地组装多个芯片成为可能，而于公知封装物中仅具有单一芯片。如此，可于较小的形状因子中整合较多的半导体装置。此外，也可于单一芯片中整合不同类型的半导体芯片，以制作出所谓的系统级封装物 (system in package，SIP)。无关于上述方法，于印刷电路板中的多重封装物所占面积为减少的，如此也减少了最终产品成本。最终，借由采用贯穿硅介层物所形成的芯片间内连情形可减少与基板间所需的电性连结物的数量，由于一基板连接物可是用于多个芯片。如此也有助于简化组装工艺以及改善合格率。于贯穿硅介层物制造中，由于使用蚀刻以于硅基板内形成深贯穿硅介层物，硅蚀刻为一重要步骤。因此，便产生了下文中的揭示情形。
技术实现思路
有鉴于此，本专利技术提供了发光装置芯片封装物及用于发光装置芯片的支撑结构的形成方法。于一实施例中，本专利技术提供了一种发光装置芯片封装物，包括该发光装置芯片；以及一支撑结构，其中该发光装置芯片设置于该支撑结构之上， 且其中该支撑结构具有用于提供该发光元件芯片的电性连结的一第一组贯穿硅介层物以及用于提供该发光元件芯片散热的一第二组贯穿硅介层物，其中该第一组贯穿硅介层物依照一第一图案密度的一第一图案而设置为，而该第二组贯穿硅介层物依照一第二图案密度的一第二图案设置，而其中该第一组贯穿硅介层物与该第二组贯穿硅介层物具有一相同深度。于另一实施例中，本专利技术提供了一种用于发光装置芯片的支撑结构的形成方法， 包括准备用于图案化多个贯穿硅介层物的一光掩模，其中所述多个贯穿硅介层物分成至少一第一组与一第二组，而其中该第一组的贯穿硅介层物提供了与发光装置芯片的电性连接，而该第二组贯穿硅介层物提供了发光装置芯片的散热，该第一组贯穿硅介层物与该第二组贯穿硅介层物的深度介于15-40微米，而该第一图案密度与该第二图案密度间的差值具有为0. 1-5%的一绝对值；沉积一抗蚀剂层于作为该支撑结构的一基板之上；采用该光掩模以图案化位于该基板上的该抗蚀剂层；以及借由用于硅的一深反应性离子蚀刻工艺以于图案化该抗蚀剂层后蚀刻该基板。本专利技术的图案(或布局)与图案密度提供了可于蚀刻后具有较少微负载效应以及具有良好的芯片内均勻度的贯穿硅介层物的布局。为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下附图说明图1显示了依据本专利技术的一实施例的一半导体芯片的封装物的剖面情形；图2A显示了依据本专利技术的一实施例的蚀刻深度与图案密度间函数关系的一图表；图2B显示了依据本专利技术的一实施例的蚀刻速率与深宽比间函数关系的一图表；图2C显示了依据本专利技术的一实施例的具有宽度” W”与深度” D”的一介层物；图3A显示了依据本专利技术的一实施例的一发光装置的封装物的上视情形；图;3B显示了依据本专利技术的一实施例的如图3A内封装物的剖面情形；图3C显示了依据本专利技术的一实施例的一发光装置的封装物的剖面情形图3D内(a)-(g)显示了依据本专利技术的一实施例的贯穿硅介层物的剖面情形的多种形状；图4A-图4C显示了依据本专利技术的一实施例的于一发光装置的封装物内的贯穿硅介层物的多种设置情形；图5A显示了依据本专利技术的一实施例的贯穿硅介层物的设置情形；图5B显示了依据本专利技术的另一实施例的一贯穿硅介层物的设置情形；图6显示了依据本专利技术的一实施例的贯穿硅介层物的蚀刻时间与沟填时间以及介层物尺寸间函数关系的一图表；图7显示了依据本专利技术的一实施例的用于图案化与蚀刻位于一基板上的贯穿硅介层物的一制造流程。其中，附图标记说明如下100 封装物；101 半导体芯片；102 绝缘层；104 上方导电接触物；105 贯穿硅介层物；106 下方导电接触物；107 导热沟槽/介层物；108 连接元件；110 硅基板；120 支撑结构；101 (L)、102 (S) 曲线；205 介层物；206、207 反应物；208 区域；300 封装物；301 发光装置；302 封装结构；303 P接触物；304 封装结构；305 N接触物；306,307 导电介面；308,309 导电的贯穿硅介层物；310 介面区；310， 区域；311 导热的贯穿硅介层物；312 导热介面；313 衬层介电层；350 发光装置封装物；401、402、403、404、405、406 行；407,408 导电的贯穿硅介层物；410、411 贯穿硅介层物；412 贯穿硅介层物；409,415 导热的贯穿硅介层物；420 区域；430 整个区域；601、602 曲线；700 工艺流程；701、702、703、704、705 操作。具体实施例方式图1显示了依据本专利技术一实施例的用于一半导体芯片101的封装物100的剖面情形。封装物100包括了一支撑结构(或封装结构)120，其由硅基板110所制成。支撑结构 120用于支撑半导体芯片101并提供半导体芯片101与位于支撑结构120下方的如印刷电路板(PCB)的一安装基板(未显示)间的电性连结。除了提供电性连接，支撑结构也提供了帮助逸散由半导体芯片101所产生的热的装置，例如导热沟槽/介层物107，。支撑结构120包括了形成于硅基板110的底部与顶部上以及形成于贯穿硅介层物 (或插拴)105的侧壁上的绝缘层102。支撑结构120也包括了形成于硅基板110上的数个上方导电接触物104以及形成于硅基板110下方的数个下方导电接触物106。半导体芯片 101通过如锡球的连接元件108而连接于上方导电接触物。贯穿硅介层物105内填入有导电材料所，以形成半导体芯片110与安装基板(未显示)间的电性连接情形，如此提供了与如电源或其他构件的其他构件间的电性连接关系。支撑结构120还包括数个导热沟槽/介层物107，其形成于硅基板110远离于半导体芯片101的一侧。导热沟槽/介层物107也为如金属的导热材料所填满，以帮助改善将半导体芯片101所产生的散热转移至基板110。 如图1所示，导热沟槽/介层物107并不电性连接于半导体芯片101。虽然支撑结构也提供了与半导体芯片101的电性连接与散热等功能，然而其工艺即为麻烦。由于贯穿硅介层物105与导热沟槽/介层物107具有不同深度，此两种不同介层物的蚀刻需要不同的两道抗蚀剂图案工艺与两道蚀刻工艺。此外，导热沟槽/介层物107 的散热能力为导热沟槽/介层物107与电性接触区域104间的硅材料所限制。硅的热导率低于金属的热导率。因此，硅的散热效率并不如导热沟槽/介层物107内的金属材料来的佳。因此，便需要具有如导热沟槽介层物107的导热沟槽/介层物，本文档来自技高网...
【技术保护点】
１．一种发光装置芯片封装物，包括：该发光装置芯片；以及一支撑结构，其中该发光装置芯片设置于该支撑结构之上，且其中该支撑结构具有用于提供该发光元件芯片的电性连结的一第一组贯穿硅介层物以及用于提供该发光元件芯片散热的一第二组贯穿硅介层物，其中该第一组贯穿硅介层物依照一第一图案密度的一第一图案而设置为，而该第二组贯穿硅介层物依照一第二图案密度的一第二图案设置，而其中该第一组贯穿硅介层物与该第二组贯穿硅介层物具有一相同深度。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：张宏宾，余振华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。