本发明专利技术提供一种层叠型电子元器件制造装置及层叠型电子元器件制造方法，能够抑制电子元器件发生质量不好的情况，降低成本，且通过连续运转而非间歇性运转，能够提高层叠型电子元器件的制造效率(制造速度)。这种层叠型电子元器件制造装置包括：外周实施了脱模处理的环形连续状的成膜基体材料(12)；对成膜基体材料(12)涂布陶瓷浆料并使其干燥、从而连续形成陶瓷片(S)的成膜形成部(16)；对成膜基体材料(12)上的陶瓷片(S)形成电极电路(24)的电极电路形成部；以及与成膜基体材料(12)通过陶瓷片(S)相接触的层叠支承体(14)，该层叠支承体(14)将陶瓷片(S)从成膜基体材料(12)剥离下来，并将剥离下来的陶瓷片(S)卷绕于外周，从而形成陶瓷片(S)和电极电路(24)的层叠结构体(S’)。
【技术实现步骤摘要】
本专利技术涉及一种用于制造层叠陶瓷电容器等层叠型电子元器件的。
技术介绍
一般的层叠陶瓷电容器制造方法是在长条薄膜上涂布陶瓷膜并成形后，在其上印刷形成内部电极，然后将其切割成所希望的尺寸，接着从薄膜剥离并进行层叠，重复上述操作而形成层叠体块，再将其切割成元器件单位。与之不同的是，下述专利文献1中揭示了一种层叠陶瓷电子元器件制造方法，该方法通过对在基体材料上形成得到的多个陶瓷生片进行层叠，形成层叠体块，以元器件单位将所形成的所述层叠体块切断，从而制造层叠陶瓷电子元器件，其中，构成同一所述层叠体块的多个所述陶瓷生片中至少有2片形成于同一所述基体材料上的规定区域，且使各陶瓷生片的面内方向的朝向以及各陶瓷生片的位置实质上一致来进行层叠。下述专利文献2中揭示了以下技术使第1柔性支承体不停地移动，在第2柔性支承体的一个表面上涂布陶瓷涂料，将所得的未干燥的陶瓷涂料层转印到第1柔性支承体上，在转印后将第2柔性支承体从陶瓷涂料层剥离，并且在转印到第1柔性支承体上的陶瓷涂料层的表面印刷电极，并使电极干燥，然后在第1柔性支承体上重复上述工序。下述专利文献3中揭示了一种层叠体制造装置，该装置用来制造由含有陶瓷及有机结合材料的成分、且具有用来在其上形成内部电极层的规定图案的中性生片所形成的层叠型电子元器件，其中揭示的技术是将预先形成有规定图案的中性生片卷绕在柱状辊上来进行制造。下述专利文献4中揭示了一种能够高速制造层叠体的技术，包括用来提供生片的开卷供给部；将生片卷绕于外周面从而形成层叠体的层叠滚筒；用来检测层叠滚筒的旋转角的旋转角度检测装置；以及基于旋转角度检测装置的信息、一边卷绕生片一边在卷绕于层叠滚筒的生片上形成内部电极的内部电极印刷部，由此能够高速地制造层叠体。下述专利文献5中揭示了一种陶瓷层叠体制造方法，该方法是一边使缠绕于多棱柱形轮的环带旋转，一边在环带上按照规定的顺序重复利用涂敷辊进行陶瓷生片成形以及利用转印装置形成内部电极。而且，在环带旋转的期间内，将环带的一定区域设定成与多棱柱形轮的平面部分相接触，利用冲切吸头取出与上述平面部分相接触的区域范围内的大小的目标陶瓷层叠体，由此制造陶瓷层叠体。此处，作为在层叠陶瓷电容器制造过程中的层叠体形成方法，一般采用以下方法 在长条薄膜上涂布陶瓷涂膜并成形后，在其上印刷形成内部电极，然后将其进行切割并从薄膜剥离，从而进行层叠。为了实现层叠电容器的小型化及大电容化，需要将陶瓷介质层形成得更薄，并增加层叠片数，但可知如此会导致因薄膜上的突起物而产生的缺陷部的影响所引起的短路等质量不好的比例增大。因此，虽然正在研究使薄膜进一步平滑，但问题是操作性变差和薄膜成本上升，前景堪忧。作为解决上述问题的手段，提出了重复使用平板型的同一基体材料来形成陶瓷生片的方法(参照专利文献1)。由于通过使用同一基体材料，使缺陷部集中于层叠块的一个部分，因此即使基体材料上有突起物，也能将该突起物的影响所导致的不合格芯片控制在最低限度。专利文献1 日本专利特开2004-296641号公报专利文献2 日本专利特开2002-141245号公报专利文献3 日本专利特开2000-306766号公报专利文献4 日本专利特开2003-217992号公报专利文献5 日本专利特开平10-32140号公报然而，上述专利文献1的技术中，由于需要在平板或圆筒状的基体材料上间歇性地形成生片膜，因此会在成膜开始部和结束部产生膜厚不均勻的区域，即使形成了层叠体块，但能够得到所希望质量的区域也很狭窄，在合格率上有很大的问题。另外，在平板上层叠生片的工序中，也需要逐层地进行间歇性动作，存在生产速度无法提高的缺点。而作为高效进行陶瓷生片层叠的手段，提出了上述专利文献2的技术。是在长条薄膜上涂布陶瓷，并将其转印到环带上，从而得到层叠结构体。在该工序中，虽然无需进行间歇性的动作，从而能实现高速化，但由于使用长条基体材料，因此，不能期望具有抑制因基体材料突起物所产生的陶瓷层缺陷部导致的质量不好的效果。另外，上述专利文献3中也记载了同类专利技术。其中，是在圆筒状滚筒上形成层叠结构体，通过连续动作就能够实现高速层叠，但是生片仅限于没有薄膜等支承体且高强度的中性生片。虽然这种中性生片内在的缺陷部产生的频次尚不明确，但是由于含有高聚合度树脂从而增强了强度的该片材在烧成工序中难以脱脂，从而成为影响烧成后的陶瓷的致密性的原因，因此导致实用性很低，难以用于大量生产。上述专利文献4的专利技术是在圆筒或多棱柱上连续地进行层叠，并利用喷墨法形成电极电路，但是在这种情况下，也需要使生片具有能够独立运送程度的高强度，从而作为形成较薄的陶瓷层的层叠结构体这一技术问题的解决方法并不实用。如上述专利文献5所述，连续在干燥后的片材上反复以湿的状态进行涂布浆料的方法会导致所涂浆料中的溶剂溶解下面的片材，从而产生因短路或顶不佳(绝缘电阻不佳)所引起的片材缺陷。尤其是目前的层叠陶瓷电容器的片材厚度变得越来越薄，这种方法的涂布工序并不适用。在将片材成形作为另外的工序的情况下，这一工序涉及的仓储、保管及搬运等也需要耗费很大的成本，必然导致生产期间变长的问题。另外，由于将工序分割开来，因此除了层叠块所需要的片材长度之外，还需要用于运送路径、层叠端数等多余的片材，会导致材料损耗。另一方面，在层叠了片材之后对片材进行电极印刷的情况下，片材被电极溶剂溶解而发生的片材浸蚀不仅仅会在正在进行印刷的片材中发生，在其下层的电极或片材中也会发生，从而导致短路或顶不佳等问题。这将成为所制造的电子元器件质量不好的原因。
技术实现思路
因此，鉴于上述问题，本专利技术的目的在于，提供一种能够抑制电子元器件质量不好、低成本、且能够提高层叠型电子元器件的制造效率(生产速度)的。本专利技术涉及一种层叠型电子元器件制造装置，其特征在于，包括外周实施了脱模处理的环形连续状的成膜基体材料；对所述成膜基体材料涂布陶瓷浆料并使其干燥、从而连续形成陶瓷片的成膜形成部；对所述成膜基体材料上的所述陶瓷片形成电极电路的电极电路形成部；以及与所述成膜基体材料通过所述陶瓷片相接触的层叠支承体，该层叠支承体将所述陶瓷片从所述成膜基体材料剥离下来，并将剥离下来的所述陶瓷片卷绕于外周， 从而形成所述陶瓷片和所述电极电路的层叠结构体。根据本专利技术，由于即使成膜基体材料上有突起物等缺陷因子，也可以使由此产生的陶瓷片的缺陷部集中于层叠结构体的有限范围内，因此，能够将通过切断分割而得到的电子元器件发生质量不好的程度抑制得较低。另外，由于陶瓷片是在成膜基体材料上连续形成的，因此与间歇性涂布相比，膜厚的稳定区域更大，能够增加从所得到的层叠结构体分割作为电子元器件的个数。由于在成膜基体材料上形成陶瓷片的工序、和在层叠支承体上形成陶瓷片的层叠结构体的工序是通过连续运转进行的，因此能够在更短的时间内以高生产率形成陶瓷片的层叠结构体。另外，不需要像以往那样使用长条的薄膜基体材料，因此能够降低中间材料的成本。综上所述，能够抑制电子元器件发生质量不好的情况，降低成本，且通过连续运转而非间歇性运转，能够提高层叠型电子元器件的制造效率(生产速度)。另外，本专利技术涉及一种层叠型电子元器件制造装置，其特征在于，包括外周实施了脱模处理的环形连续状的成膜基体材料；对所述成膜基体材料涂布陶瓷浆料本文档来自技高网...
【技术保护点】
１．一种层叠型电子元器件制造装置，其特征在于，包括：外周实施了脱模处理的环形连续状的成膜基体材料；对所述成膜基体材料涂布陶瓷浆料并使其干燥、从而连续形成陶瓷片的成膜形成部；对所述成膜基体材料上的所述陶瓷片形成电极电路的电极电路形成部；以及与所述成膜基体材料通过所述陶瓷片相接触的层叠支承体，该层叠支承体将所述陶瓷片从所述成膜基体材料剥离下来，并将剥离下来的所述陶瓷片卷绕于外周，从而形成所述陶瓷片和所述电极电路的层叠结构体。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：早川和久，白枝祥大，九鬼洋，中川刚，野上博生，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。