自对准金属硅化物的形成方法技术

一种自对准金属硅化物的形成方法，其中自对准金属硅化物的形成方法包括：提供半导体基底，所述半导体基底表面至少有一硅区域；采用等离子体处理所述半导体基底边缘区域；去除所述硅区域的自然氧化层；在所述硅区域形成金属层；在所述金属层表面形成保护层；对所述形成有金属层的半导体基底进行退火，形成金属硅化物层。本发明专利技术能够减低颗粒污染，提高自对准金属硅化物的形成质量和良率。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及。
技术介绍
在半导体制造技术中，金属硅化物由于具有较低的电阻率且和其他材料具有很好 的粘合性而被广泛应用于源/漏接触和栅极接触来降低接触电阻。高熔点的金属与硅发 生反应而熔合形成金属硅化物，通过一步或者多步退火工艺可以形成低电阻率的金属硅化 物。随着半导体工艺水平的提高，特别是在90nm及其以下技术节点，为了获得更低的接触 电阻，镍及镍的合金成为形成金属硅化物的主要材料。在已经公开的申请号为200780015617. 9的中国专利申请中公开了一种自对准金 属硅化物的形成方法，该方法选择镍合金作为形成金属硅化物的材料。图1至图3给出了 该方法形成自对准硅化物各阶段的剖面结构示意图。如图1所示，首先提供半导体基底100，所述半导体基底100内形成有多个MOS晶 体管(图1中仅以一个MOS晶体管为例)，相邻的MOS晶体管之间形成有隔离区110，所述 隔离区110内填充有绝缘材料；所述MOS晶体管包括形成在半导体基底100上的栅介质 层104，在所述栅介质层104上形成的栅电极103，在所述栅电极103及栅介质层104的两 侧形成的侧墙105，所述栅电极103两侧半导体基底100内形成的源极101和漏极102。如图2所示，在所述半导体基底100的表面形成金属层106，所述金属层106覆盖 所述源极101、漏极102、栅极103和侧墙105，所述金属层106的材料为镍钼合金。进一步 地，可以在金属层106上形成保护层107，所述保护层107的材料为氮化钛(TiN)，用来防止 金属层106被氧化，保护层107的形成是可选的，可以被忽略。如图3所示，对所述半导体基底100进行退火工艺，通过退火，所述源极101、漏极 102、栅极103表面上的金属层106材料与所述源极101、漏极102和栅极103中的硅材料发 生反应生成金属硅化物层，分别为101a、102a、103a。之后通过选择性刻蚀将没有发生反应 的金属层106去除，使得形成的金属硅化物层101a、102a、103a暴露在所述半导体基底100 的表面。现有工艺形成的金属硅化物通常表面会有颗粒污染，导致器件良率降低。
技术实现思路
本专利技术解决的问题是减低金属硅化物颗粒污染。为解决上述问题，本专利技术提供一种，包括提供半导 体基底，所述半导体基底表面至少有一硅区域；采用等离子体处理所述半导体基底边缘区 域；去除所述硅区域的自然氧化层；在所述硅区域形成金属层；在所述金属层表面形成保 护层；对所述形成有金属层的半导体基底进行退火，形成金属硅化物层。可选的，所述边缘区域为沿所述半导体基底半径方向距离半导体基底边缘大于0 毫米且小于等于2毫米的区域。可选的，采用等离子体处理所述半导体基底边缘区域具体包括选用等离子体刻 蚀设备，采用CF4、SF6或CF4与SF6混合气体处理所述半导体基底200边缘区域3秒至5分 钟。可选的，选用等离子体刻蚀设备，CF4流量为10SCCM至200SCCM，处理所述半导体 基底200边缘区域3秒至5分钟。可选的，选用等离子体刻蚀设备，SF6流量为10SCCM至200SCCM，处理所述半导体 基底200边缘区域3秒至5分钟。可选的，选用等离子体刻蚀设备，CF4流量为10SCCM至200SCCM，SF6流量为10SCCM 至200SCCM，处理所述半导体基底200边缘区域3秒至5分钟。可选的，所述金属层的形成工艺为物理气相沉积工艺。可选的，所述金属层的材料为Ti、Co或者Ni。可选的，所述保护层的材料为TiN。可选的，所述保护层的形成工艺为物理气相沉积工艺。可选的，还包括步骤去除保护层及其未反应的金属层。与现有技术相比，本专利技术具有以下优点本专利技术通过对半导体基底200边缘进行 等离子体处理，降低后续自对准金属硅化物工艺中在半导体基底200的其他区域形成颗粒 污染，提高了自对准金属硅化物工艺的良率，且采用等离子处理所述半导体基底200边缘 区域，所述边缘区域大于0毫米且小于等于2毫米，充分考虑生产实用性和产品的良率。附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上述及其它目 的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按 实际尺寸等比例缩放绘制附图，重点在于示出本专利技术的主旨。图1至图3是现有技术形成自对准硅化物的过程示意图；图4是本专利技术的一个实施例的的流程示意图；图5至图11为本专利技术的一个实施例的的过程示意 图。具体实施例方式由
技术介绍
可知，现有工艺形成的金属硅化物通常表面会有颗粒污染，导致器件 良率降低，为此，本专利技术的专利技术人经过大量的实验，发现上述颗粒污染主要是在金属层沉积 过程中，沉积金属层的半导体基底边缘区域毛糙，具有较多断层和毛刺，在沉积金属层过程 中，所述金属离子沉积在半导体基底边缘很容易掉落，形成颗粒污染。为此，本专利技术的专利技术人，提出一种优化的，包括提供半导体基底，所述半导体基底表面至少有一硅区域；采用等离子体处理所述半导体基底边缘区域；去除所述硅区域的自然氧化层；在所述硅区域形成金属层； 在所述金属层表面形成保护层；对所述形成有金属层的半导体基底进行退火，形成金属硅化物层。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本专利技术能够以 很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况 下做类似推广，因此本专利技术不受下面公开的具体实施的限制。其次，本专利技术利用示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表 示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应 限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。图4是本专利技术的一个实施例的的流程示意图，图5 至图10为本专利技术的一个实施例的的过程示意图。下面结合 图4至图10对本专利技术的进行说明。步骤S101，提供半导体基底，所述半导体基底表面至少有一硅区域。参考图5，提供半导体基底200，在所述半导体基底200表面至少有一硅区域。所 述半导体基底200的材质可以是单晶硅、非晶硅中的一种，所述半导体基底200的材质也可 以是硅锗化合物，所述半导体基底200还可以是绝缘体上硅(S0I，SiliCOn On Insulator) 结构或硅上外延层结构。所述半导体基底200表面形成有栅极区210，所述栅极区210包括栅介质层211、 形成在栅介质表面的栅多晶硅层212、形成在所述栅介质层211和栅多晶硅层212侧壁的侧 墙213 ；所述半导体基底200内形成有源极区220和漏极区230。所述硅区域可以是所述半导体基底200内的源极区220或/和漏极区230 ；所述 硅区域也可以是所述半导体基底200表面的栅多晶硅层212。在本实施例中，以所述硅区域为源极区220、漏极区230和栅多晶硅层212为例做 示范性说明。所述硅区域由于暴露在外界表面会有一层自然氧化层(未图示)。需要特别指出的是，在图5中只是给出了半导体基底200的剖面示意图，在实际的 半导体生产中，所述半导体基底200通常为一定规格，例如可以为150mm规格、200mm规格、 300mm规格或者450mm规格的半导体基底200，且所述半导体基底200通常本文档来自技高网...

【技术保护点】
１．一种自对准金属硅化物的形成方法，其特征在于，包括：提供半导体基底，所述半导体基底表面至少有一硅区域；采用等离子体处理所述半导体基底边缘区域；去除所述硅区域的自然氧化层；在所述硅区域形成金属层；在所述金属层表面形成保护层；对所述形成有金属层的半导体基底进行退火，形成金属硅化物层。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐友锋，宁超，保罗，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31