一种侧墙回刻方法技术

本发明专利技术提出了一种侧墙回刻方法，应用在具有栅极、栅氧化层、氧化层侧墙、氮化硅侧墙和金属硅化物的半导体衬底结构上，其中，所述栅氧化层和栅极依次位于半导体衬底上，氧化层侧墙位于所述栅极侧壁，氮化硅侧墙位于所述氧化层侧墙上，源极和漏极位于栅极两侧的半导体衬底中，金属硅化物位于所述源、漏极上以及栅极顶部；该方法包括，首先通过氧化所述金属硅化物，在金属硅化物上形成二氧化硅和金属氧化物混合层；然后回刻氮化硅侧墙。本发明专利技术利用含氟气体对二氧化硅和氮化硅刻蚀速率的高选择比，使二氧化硅和金属氧化物混合层作为金属硅化物的保护层，避免随后进行的氮化硅侧墙回刻步骤中所用的含氟刻蚀气体对金属硅化物的侵蚀，保证栅极接触孔、源极接触孔和漏极接触孔的良好欧姆接触。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种半导体器件中栅极侧墙回刻方法。
技术介绍
目前，金属氧化物半导体晶体管(M0Q包括栅极，位于栅极两侧的源极和漏极，栅 极下方的导电沟道，所述栅极和导电沟道之间的栅氧化层。在栅极侧壁形成环绕栅极的氮 氧化物侧墙(Spacer)(氧化硅和氮化硅)，所述氮氧化物侧墙一方面可以保护栅极，另一方 面可以防止源、漏极注入与导电沟道过于接近而产生漏电流甚至源漏之间导通。同时，为 减小栅极接触孔、源极接触孔和漏极接触孔的欧姆接触电阻，在源、漏极注入之后，会在栅 极顶部以及源极、漏极上生长金属硅化物(如镍化硅层或钛化硅层)。随着半导体工艺尺 寸的不断减小，导电沟道的长度也不断缩短，短沟道效应越来越明显，仅仅依靠缩小器件尺 寸已经不能满足需求。为了进一步提高MOS器件的性能，通过氮化硅应力薄膜对导电沟道 施加不同形式的应力可以提高两类载流子迁移率(对空穴载流子加压应力，对电子加张应 力)提高器件速度。在形成金属硅化物之后进行侧墙回刻去掉氮化硅侧墙，能使接下来生 长的氮化硅应力薄膜和导电沟道的距离更近，从而施加应力的效果更好。但是，在侧墙回刻 过程中，刻蚀使用的含氟气体会对金属硅化物造成损伤。以下结合现有技术在栅极氮化硅侧墙回刻过程中MOS器件的剖面图Ia lh，说明 现有技术MOS器件制作过程中栅极氮化硅侧墙回刻步骤步骤一、在半导体衬底101上进行双阱工艺，定义MOS的有源区，如图Ia所示，在 半导体衬底101上形成阱100。在本步骤中，双阱包括一个N阱和一个P阱，通常采用倒掺杂阱技术进行，也就是 在半导体衬底101中定义的N阱区域注入磷等掺杂杂质，后续形成PM0S，在定义的P阱区域 注入硼等掺杂杂质，后续形成N型NM0S。在这里以在P阱以及在P阱上形成的结构进行详细介绍，以形成NM0S，而N阱上形 成的结构则忽略介绍，步骤基本相同。步骤二，在半导体衬底101上进行浅槽隔离(STI)工艺，隔离MOS的有源区，即 在P阱100中进行隔离以及隔离P阱和N阱，如图Ib所示，在半导体器件衬底100中形成 STI102。在本步骤中，形成STI102的过程为先在半导体衬底101依次沉积隔离氧化层和 氮化物层，采用曝光显影工艺在氮化物层上涂覆的光刻胶层定义出STI图形，将具有STI图 形的光刻胶层作为掩膜依次刻蚀氮化层、隔离氧化层以及半导体衬底101得到STI槽，然后 对STI槽进行氧化物填充后，进行氮化物层和隔离氧化物层的抛光处理，在半导体衬底101 中得到STI102。步骤三，参见图lc，在半导体衬底101的表面和STI102的表面依次沉积栅氧化层 和多晶硅层后，采用离子注入方法10对多晶硅层进行预掺杂。在本步骤中，对于匪OS来说，掺杂的杂质为磷，目的是为了使得最终制造的半导体器件的栅极导电，对于PMOS来说，掺杂的杂质为硼。步骤四，采用光刻工艺得到栅极103后，对栅极103和半导体衬底101的表面进行 再次氧化，形成再氧化层，在图中没有体现。在本步骤中，采用光刻工艺得到栅极103的过程为涂覆光刻胶层后通过具有栅 极图形的光罩对其曝光显影，在光刻胶层形成栅极图形，然后以具有栅极图形的光刻胶层 为掩膜，依次刻蚀多晶硅层和栅氧化层，形成栅极103 ；在本步骤中，形成再氧化层的过程为采用化学气相沉积(ChemicalVapor Deposition,CVD)方法沉积得到氧化层，在栅极203表面及半导体器件衬底101的表面上得 到再氧化层，该再氧化层的作用是为了修补在形成栅极103过程中对半导体器件衬底101 表面的损伤。步骤五，在再次氧化的栅极103上形成偏移侧墙后，以离子注入20方法对半导体 器件衬底101的阱进行轻掺杂，参见图Id。在图中，省略了偏移侧墙，侧墙一般采用氮化物构成，偏移侧墙的形成是为了在轻 掺杂工艺中防止NMOS沟道长度的减小而增加的源漏间电荷穿通的可能性。当然，在具体实现上，也可以不形成偏移侧墙。在该步骤中，对于匪OS来说，轻掺杂采用的杂质可以为砷，使得半导体器件衬底 101的上表面成为非晶态，减少源漏极间的沟道漏电流效应。步骤六，由于栅极103在掺杂的过程中受到注入离子的撞击，导致硅结构的晶格 发生损伤，为恢复损伤，离子注入20后进行快速热退火处理。步骤七，参见图le，半导体衬底101上生长低温氧化层后进行刻蚀工艺，在栅极侧 壁形成二氧化硅侧墙203，再生长氮化硅层并进行刻蚀工艺，在二氧化硅侧墙上形成氮化硅 侧墙204 ；在本步骤中，低温氧化层是用CVD的方法生长；在本步骤中，氮化硅层是用CVD或炉管扩散的方法生长；在图中，为了使得简化且易于表示，省略了再氧化层202。步骤八，参见图If，对栅极103形成氮化硅侧墙204后，在半导体器件器件衬底 101上就定义出源漏极区域，以离子注入30的方法对栅极103和栅极103两侧的半导体器 件衬底101进行掺杂，形成漏极301和源极302。步骤九，参见图lg，采用物理气相沉积(PVD)的方法在栅极顶部和源极、漏极区域 上沉积镍，然后进行快速退火处理形成镍化硅401后，采用化学方法刻蚀掉未反应的镍。本步骤是为了形成接触孔，可以使得有源区形成金属接触。在该步骤中，也可以采用其他金属进行该反应生成金属硅化物。步骤十、参见图lh，用等离子体干法刻蚀的方法回刻氮化硅侧墙204，以二氧化硅 侧墙203作为刻蚀停止层。本步骤中，回刻所用刻蚀气体是CH3F、CH2F2和CHF3中的一种或组合，在所述刻蚀 气体中混合使用氧气作为辅助气体；本步骤中，刻蚀气体的流量范围是20标况毫升每分(sccm)到200标况毫升每分， 刻蚀时间范围是20秒到100秒。在氮化硅侧墙回刻过程中，由于刻蚀使用的CH3F、CH2F2和CHF3气体会对栅极顶部以及源、漏极表面的镍化硅造成损伤，使镍化硅的厚度减小，影响后续制程中栅极接触孔、 源极接触孔和漏极接触孔的欧姆接触。
技术实现思路
有鉴于此，本专利技术解决的技术问题是在氮化硅侧墙回刻过程中使用的含氟刻蚀气体会对栅极顶部以及源、漏极表面的 金属硅化物造成损伤，影响后续制程中栅极接触孔、源极接触孔和漏极接触孔的欧姆接触。为解决上述问题，本专利技术的技术方案具体是这样实现的，应用在具有栅极、栅氧化层、氧化层侧墙、氮化硅侧墙和金属硅化物的半导体衬底 结构上，其中，所述栅氧化层和栅极依次位于半导体衬底上，氧化层侧墙位于所述栅极侧 壁，氮化硅侧墙位于所述氧化层侧墙上，源极和漏极位于栅极两侧的半导体衬底中，金属硅 化物位于所述源、漏极上以及栅极顶部；该方法包括通过氧化所述金属硅化物，在金属硅化物上形成二氧化硅和金属氧化物混合层；回刻氮化硅侧墙。所述金属硅化物为镍化硅或钛化硅。所述氧化所述金属硅化物是用通入氧气的方法实现。所述氧气的流量范围是50标况毫升每分到200标况毫升每分。所述氧化的加偏压范围是0伏特到100伏特。所述二氧化硅和金属氧化物混合层的厚度范围是5埃到10埃。由上述的技术方案可见，本专利技术在氮化硅侧墙回刻之前，用氧气钝化金属硅化物 表面，生长二氧化硅和金属氧化物混合层，利用含氟气体对二氧化硅和氮化硅刻蚀速率的 高选择比，使二氧化硅层作为金属硅化物的保护层，避免随后进行的氮化硅侧墙回刻步骤 中所用的含氟刻蚀气体对金属硅化物本文档来自技高网...

【技术保护点】
一种氮化硅侧墙的回刻方法，应用在具有栅极、栅氧化层、氧化层侧墙、氮化硅侧墙和金属硅化物的半导体衬底结构上，其中，所述栅氧化层和栅极依次位于半导体衬底上，氧化层侧墙位于所述栅极侧壁，氮化硅侧墙位于所述氧化层侧墙上，源极和漏极位于栅极两侧的半导体衬底中，金属硅化物位于所述源、漏极上以及栅极顶部；该方法包括：通过氧化所述金属硅化物，在金属硅化物上形成二氧化硅和金属氧化物混合层；回刻氮化硅侧墙。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩秋华，黄敬勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31