半导体制造方法技术

本发明专利技术涉及一种半导体制造方法，首先对光刻胶显影区域上的富硅氧化物进行干法蚀刻；然后选用稀氟化氢溶液，对光刻板显影区域上的富硅氧化物剩余部分进行湿法蚀刻。本发明专利技术湿法蚀刻中采用蚀刻速率慢的稀氟化氢溶液对阻挡层光刻胶显影区域硅化物进行蚀刻，在蚀刻去掉阻挡层硅化物时不会在多晶层上产生坑状缺陷，从而解决栅氧化层完整性失效的问题。

【技术实现步骤摘要】

本专利技术涉及一种制造方法，尤其涉及一种阻挡层的蚀刻方法。
技术介绍
栅氧化层完整性(GOI)测试中的N/P区域的参数是用于检测栅氧化物和多晶硅大 面积的缺陷情况而设置的一种测试模块，它是由大块面积的衬底、栅氧层、多晶层依次叠加 而成，这三个层次上面任何一个缺陷都会造成栅氧化物完整性的失效。栅氧化层完整性(GOI)测试中，可以将栅氧化层耐击穿电压做为检测项目用来检 测栅氧化层完整性。栅氧化层耐击穿电压范围在6至12V时(通常在9V，为经典电压)表 征栅氧化层完整性良好；栅氧化层耐击穿电压为1E-17V时表征栅氧化层完整性失效。图1是传统工艺区域模块栅氧化层耐击穿电压测量结果示意图。结果中有较多的 电压为1E-17V，栅氧化层完整性失效。在0. 18um最初的栅氧化层完整性测试中出现的区域模块失效，经失效分析(FA) 发现是由于多晶层上面的坑状缺陷造成的。通过在线产品的持续检测发现，坑状缺陷是在 硅化物阻挡层(SAB)湿法蚀刻之后产生的。硅化物阻挡层湿法蚀刻过程中，通常使用普通比例的缓冲氢氟酸(BOE) (HF/NH4F/ H2O),蚀刻速率比较快，在去掉硅化物阻挡层的硅化物时由于应本文档来自技高网...

【技术保护点】
一种半导体制造方法，包括如下步骤：对光刻胶显影区域上的富硅氧化物进行干法蚀刻；选用稀氟化氢溶液，对光刻胶显影区域的富硅氧化物剩余部分进行湿法蚀刻。

【技术特征摘要】

【专利技术属性】
技术研发人员：侯欢，王德进，张克云，刘福海，
申请(专利权)人：无锡华润上华半导体有限公司，无锡华润上华科技有限公司，
类型：发明
国别省市：32