SONOS结构及其形成方法技术

一种SONOS结构及其形成方法，其中SONOS结构的形成方法包括：提供半导体衬底；在所述半导体衬底内形成沟槽；在形成有沟槽的半导体衬底内形成阱区；在所述沟槽侧壁和底部形成第一介质层；在所述沟槽的两个内角形成分离的捕获电荷层且所述捕获电荷层位于第一介质层表面；在所述捕获电荷层表面形成第二介质层；在所述第一介质层和第二介质层表面形成多晶硅层，所述多晶硅层填充所述沟槽；在所述阱区内形成位于沟槽两侧的源极区和漏极区。本发明专利技术提供的SONOS结构具有每单元2-bit的功能，并且单元的bit分辨率高。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及SONOS结构及其形成方法。
技术介绍
通常，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器，易失 性存储器易于在电源中断时丢失其数据，而非易失性存储器即使在电中断时仍可保存其数 据。与其它的非易失性存储技术(例如，磁盘驱动器)相比，非易失性半导体存储器相对较 小。因此，非易失性存储器已广泛地应用于移动通信系统、存储卡等。近来，已经提出了具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构的非易失 性存储器，即SONOS快闪存储器。SONOS快闪存储器具有很薄的单元，其便于制造且容易结 合至例如集成电路的外围区域(peripheral region)和/或逻辑区域(logic region)中。在专利号为US6797565的美国专利可以发现现有技术中SONOS快闪存储器的制作 方法，请参考附图1至附图6所示，首先，参考附图1，提供半导体衬底200，并在所述半导体 衬底200上形成介质层-捕获电荷层-介质层的三层堆叠结构210，所述三层堆叠结构210 包括形成在半导体衬底200上的介质层210a，形成在介质层210a上的捕获电荷层210b以 及形成在210b上的介质层210c。参考附图2所示，在三层堆叠结构210上依次形成第一多晶硅层220和腐蚀阻挡 层230，并在腐蚀阻挡层230上形成光刻胶层观0，并曝光、显影光刻胶层280形成开口，以 光刻胶为掩膜，依次刻蚀腐蚀阻挡层230、第一多晶硅层220以及介质层-捕获电荷层-介 质层的三层堆叠结构210，直至曝露出半导体衬底200，所述光刻胶开口的位置与半导体衬 底200内需要形成源极和漏极的位置相对应。参考附图3所示，以光刻胶层280为掩膜，在半导体衬底200中进行离子注入，形 成源极240和漏极250。参考附图4所示，去除光刻胶层观0，并在源极240和漏极250区 域对应的半导体衬底200上以及腐蚀阻挡层230的表面形成介电层沈0，并采用化学机械抛 光工艺平坦化介电层沈0，直至完全曝露出腐蚀阻挡层230的表面。参考附图5所示，去除腐蚀阻挡层230，只留下第一多晶硅层220。参考附图6所 示，在第一多晶硅层220以及介电层260上形成第二多晶硅层270，第二多晶硅层270的厚 度应该完全覆盖介电层沈0。参考附图7所示，在第二多晶硅层270上形成光刻胶层(图中 未示出)，并曝光显影所述光刻胶层形成开口，并以光刻胶为掩膜，刻蚀第二多晶硅层270， 使第二多晶硅层270将SONOS快闪存储器的各个栅极结构连接起来，形成字线，刻蚀第二多 晶硅层270之后，一般会进行快速热退火工艺，以修复刻蚀第二多晶硅层270过程中对多晶 硅层的晶格损伤，所述快速热退火工艺为在700至1200°C的工艺条件下退火4至7秒，最 后，去除所述光刻胶层。现有技术中SONOS快闪存储器会在捕获电荷层210b深阱中局部存储电荷，注入沟 道热载流子用于编程，参考图7，SONOS结构能够将沟道热载流子捕获存储在单元201和单 元202，实现每单元2-bit功能。随着半导体集成度的进一步发展，现有SONOS结构的单元201和单元202也越来 越接近，存储在单元201和单元202的电荷会随着日益缩小的单元201和单元202距离而 导致分辨率下降，严重时甚至导致SONOS结构失效。
技术实现思路
本专利技术解决的问题是随着半导体集成度的发展导致SONOS结构每单元2-bit接近 而失效的问题。为解决上述问题，本专利技术提供了的一种SONOS结构，包括半导体衬底；形成在半 导体衬底内的阱区；形成在阱区内的沟槽；形成在沟槽侧壁和底部的第一介质层；位于所 述沟槽的两个内角的分离的捕获电荷层且所述捕获电荷层位于第一介质层表面；位于所述 捕获电荷层表面的第二介质层；位于所述第一介质层和第二介质层表面形成多晶硅层且所 述多晶硅层填充所述沟槽；位于所述阱区内且位于沟槽两侧的源极区和漏极区。可选的，所述第一介质层的材料为氧化硅。可选的，所述捕获电荷层的材料为氮化硅。可选的，所述第二介质层的材料为氧化硅。本专利技术还提供了 SONOS结构形成方法，包括提供半导体衬底；在所述半导体衬底 内形成沟槽；在形成有沟槽的半导体衬底内形成阱区；在所述沟槽侧壁和底部形成第一介 质层；在所述沟槽的两个内角形成分离的捕获电荷层且所述捕获电荷层位于第一介质层表 面；在所述捕获电荷层表面形成第二介质层；在所述第一介质层和第二介质层表面形成多 晶硅层，所述多晶硅层填充所述沟槽；在所述阱区内形成位于沟槽两侧的源极区和漏极区。可选的，所述第一介质层的材料为氧化硅。可选的，所述捕获电荷层的材料为氮化硅。可选的，所述第二介质层的材料为氧化硅。可选的，所述形成分离的捕获电荷层的步骤包括在所述沟槽内形成位于第一介 质层表面的氮化硅层；采用等离子体刻蚀工艺刻蚀氮化硅层，在所述沟槽的两个内角形成 分离的捕获电荷层。可选的，形成捕获电荷层的等离子体刻蚀工艺采用同向等离子体刻蚀工艺。可选的，所述形成捕获电荷层的同向等离子体刻蚀工艺的工艺条件为选用在所 述沟槽中间位置刻蚀速率比沟槽边缘位置刻蚀速率快的刻蚀条件。与现有技术相比，本专利技术具有以下优点本专利技术提供的SONOS结构和形成SONOS结 构的方法，形成了分离的第一介质层-捕获电荷层-第二介质层的三层堆叠结构，所述第一 介质层-捕获电荷层-第二介质层位于所述沟槽的两个内角，形成的每单元2-bit的SONOS 结构，避免了现有的SONOS结构随着半导体集成度的进一步发展，每单元2-bit功能会随着 日益缩小的单元距离而导致分辨率下降，严重时甚至导致SONOS结构失效，并且本专利技术提 供SONOS结构的第一介质层-捕获电荷层-第二介质层形成在半导体衬底内，不需要通过 光刻胶来定义特征尺寸，能够进一步的降低第一介质层-捕获电荷层-第二介质层的特征 尺寸。附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上述及其它目 的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按 实际尺寸等比例缩放绘制附图，重点在于示出本专利技术的主旨。图1至图6是现有技术中SONOS快闪存储器的制作方法；图7是现有技术形成的SONOS结构将沟道热载流子捕获存储在单元内，实现每单 元2-bit功能的示意图；图8是本专利技术提供的SONOS结构形成方法的一实施例的流程示意图；图9至图16为本专利技术提供的SONOS结构形成方法的一实施例的示意图。具体实施例方式由
技术介绍
可知，现有的SONOS结构随着半导体集成度的进一步发展，每单元 2-bit功能会随着日益缩小的单元201和单元202距离而导致分辨率下降，严重时甚至导致 SONOS结构失效。为此，本专利技术提出一种先进的SONOS结构，包括半导体衬底；形成在半导体衬底 内的阱区；形成在阱区内的沟槽；形成在沟槽侧壁和底部的第一介质层；位于所述沟槽的 两个内角的分离的捕获电荷层且所述捕获电荷层位于第一介质层表面；位于所述捕获电荷 层表面的第二介质层；位于所述第一介质层和第二介质层表面形成多晶硅层且所述多晶硅 层填充所述沟槽；位于所述阱区内且位于沟槽两侧的源极区和漏极区。本专利技术还提出一种先进的SONOS结构形成方法，包括提供半导体衬底；在本文档来自技高网...

【技术保护点】
一种ＳＯＮＯＳ结构的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底内形成沟槽；在形成有沟槽的半导体衬底内形成阱区；在所述沟槽侧壁和底部形成第一介质层；在所述沟槽的两个内角形成分离的捕获电荷层且所述捕获电荷层位于第一介质层表面；在所述捕获电荷层表面形成第二介质层；在所述第一介质层和第二介质层表面形成多晶硅层，所述多晶硅层填充所述沟槽；在所述阱区内形成位于沟槽两侧的源极区和漏极区。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈德艳，郑大燮，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31