硅基有机发光微显示像素单元版图结构制造技术

本发明专利技术公开了硅基有机发光微显示像素单元版图结构，所述像素单元包括存储电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管，所述像素单元具有衬底，存储电容位于像素单元的左上方，衬底位于存储电容的右侧，第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管位于存储电容和衬底下方。本发明专利技术通过两层金属线分别在横竖方向布置合适的信号线，从而使整个像素阵列能很好的配合行列扫描电路以及满足数据信号电压的输入，结构紧凑,能满足微显示对像素单位大小的要求，并且易于像素阵列的形成。

【技术实现步骤摘要】

本专利技术涉及硅基有机发光(OrganicLight-Emitting Diode on Silicon,OLEDoS) 微显示像素单元，尤其涉及硅基有机发光微显示像素单元版图结构。
技术介绍
硅基有机发光是一种新兴的微型显示技术，它是单晶硅CMOS集成技术与OLED显示技术有机的结合，兼具两者的技术优势，因此它是极具发展前途的新型平板显示技术。与目前占主导地位的液晶显示相比，OLED显示具有超薄、超轻、宽视角、快速响应、高对比度、 像素自身发光、可弯曲等优点。目前硅基有机发光微显示的主要有投影显示和虚拟显示，这种微显示器对角线尺寸一般小于1英寸(2. Mcm)，而在分辨率方面，美国eMagin公司于2008年11月已经研制出了 SXGA分辨率彩色与单色的OLEDoS微显示器。由于分辨率越高，在相同的显示面积下就需要将像素点做得越小，因此需要合理布局OLEDoS像素单元电路版图。
技术实现思路
针对现有技术中存在的上述问题，本专利技术提供了硅基有机发光微显示像素单元版图结构。本专利技术提供了硅基有机发光微显示像素单元版图结构，所述像素单元包括存储电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管，所述像素单元具有衬底，所述存储电容位于所述像素单元的左上方，衬底位于存储电容的右侧，第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管位于存储电容和衬底下方。在一个示例中，所述存储电容纵向设置；所述第三晶体管横向设置于像素单元的右下方，所述第一晶体管、第四晶体管和第五晶体管横向设置于所述第三晶体管左侧；所述第二晶体管纵向设置于所述第三晶体管左侧；所述第一晶体管和第二晶体管共用漏极，所述第一晶体管和第四晶体管共用源极，所述第五晶体管和第四晶体管共用漏极；所述第五晶体管、第四晶体管和第一晶体管从左至右依次设置于同一水平线上； 所述第二晶体管设置于所述第一晶体管上方。在一个示例中，所述像素单元具有控制存储电容变化信号布线、保持信号布线、采样信号布线、第一层金属线、第二层金属线和第三层金属线，若干所述像素单元形成硅基有机发光器件；所述硅基有机发光器件的阳极输入端位于第五晶体管、第四晶体管和第一晶体管下方，并通过第三层金属线连接到硅基有机发光器件阳极；控制存储电容变化信号布线、保持信号布线以及采样信号布线由上至下设置，并分别与存储电容和衬底部分重叠；控制存储电容变化信号布线、保持信号布线以及采样信号布线由第二层金属线形成；控制存储电容变化信号布线通过第一通孔与存储电容的上端连接；保持信号布线依次通过第二通孔、第二层金属线、第一通孔、第一层金属线和接触孔与第四晶体管的栅极连接；采样信号布线依次通过第一通孔、第一层金属线和接触孔与第一晶体管和第二晶体管的栅极相连接；第一晶体管和第四晶体管的源极通过第一层金属线和第三晶体管的漏极连接，第五晶体管的栅极通过接触孔与第五晶体管的漏极连接，第五晶体管的漏极和栅极通过第一层金属线和第四晶体管的漏极连接。在一个示例中，所述像素单元具有接地信号布线、像素电压输入信号布线以及电源电压信号布线；接地信号布线、像素电压输入信号布线以及电源电压信号布线从左至右依次竖向设置，接地信号布线、像素电压输入信号布线以及电源电压信号布线由第三层金属线形成；接地信号布线、像素电压输入信号布线以及电源电压信号布线均与存储电容部分重叠；接地信号布线依次通过第二通孔、第二层金属线以及第一通孔与第五晶体管的源极相连接，像素电压输入信号布线依次通过第二通孔、第二层金属线和第一通孔与第一晶体管和第二晶体管的漏极相连接；电源电压信号布线依次通过第二通孔、第二层金属线和第一通孔与第三晶体管的源极相连接；衬底通过第一层金属线与第三晶体管的源极相连接；第二晶体管的源极通过第一层金属线与存储电容下端相连，并且第二晶体管的源极通过第一层金属线、接触孔与第三晶体管的栅极相连。在一个示例中，所述像素单元右侧具有与相邻像素单元重叠部分。在一个示例中，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管均为PMOS晶体管。在一个示例中，所述像素单元的尺寸为15微米X 15微米。本专利技术提供的硅基有机发光(OLEDoS)微显示像素单元版图布局，合理的布置像素单元内部电路各个晶体管的位置，并利用像素电路中晶体管的连接关系，重复利用部分版图，从而减小了版图面积；并通过两层金属线分别在横竖方向布置合适的信号线，从而使整个像素阵列能很好的配合行列扫描电路以及满足数据信号电压的输入，结构紧凑，能满足微显示对像素单位大小的要求，并且易于像素阵列的形成。附图说明下面结合附图来对本专利技术作进一步详细说明，其中 图1为硅基有机发光微显示像素单元版图结构图之一；图2为硅基有机发光(OLEDoS)微显示像素单元版图结构图之二 ； 图3为4X4像素阵列版图结构图。具体实施例方式本专利技术的像素单元版图结构示意图如图1所示，其中最大的虚线框表示一个像素单元所占用的面积，另一个虚线框表示组成阵列时一个像素单元实际占用的面积，其中包括第一晶体管Ml、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和存储电容Cl。为了配合行扫描电路，像素单元中的行扫描信号Sample (采样信号)、Hold (保持信号)以及VC (控制存储电容变化信号，此电压也随着行扫描信号变化)采用第二层金属线5MET2横向布线；为了配合列扫描电路，像素单元的数据输入电压信号线VIN采用第三层金属线MET3纵向布线；电源信号VDD和地信号GND采用第三层金属线MET3纵向布线。具体地硅基有机发光(OLEDoS)微显示像素单元版图结构主要包括第一层金属线 MET1、第二层金属线MET2、第三层金属线MET3、多晶硅P0LY1、接触孔CT、通孔VI、通孔V2 ； 所述的像素单元包括第一晶体管Ml、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5和存储电容Cl。通孔Vl用于连接第一层金属线METl和第二层金属线MET2，通孔 V2用于连接第二层金属线MET2和第三层金属线MET3。第一晶体管Ml和第二晶体管M2共用漏极M12_D，并且通过第一层金属线METl和通孔Vl连接到第二层金属线MET2，再通过通孔V2将第二层金属线MET2连接到第三层金属线MET3，此第三层金属线MET3为VIN布线VIN_MET3 ；第一晶体管Ml和第二晶体管M2 的栅极M12_G通过第一层多晶硅POLYl连接在一起，并且通过接触孔CT将第一层多晶硅 POLYl连接到第一层金属线MET1，再通过通孔Vl将第一层金属线METl连接到第二层金属线MET2，此第二层金属线MET2为Sample布线Sample_MET2 ；第二晶体管M2的源极M2_S通过第一层金属线METl连接到电容Cl的A端C1_A，并且通过通孔Vl连接到第三晶体管M3 的栅极M3_G ；第一晶体管Ml的源极M1_S通过第一层金属线METl连接到第三晶体管M3的漏极M3_D ；第一晶体管Ml和第二晶体管M2的衬底N_VDD (即N阱)通过通孔Vl将第一层金属线METl连接到第二层金属线MET2，再通过通孔V2将第二层金属线MET2连接到第三层金属线MET3，此第三层金属线(MET3)为电源电压信号VDD布线VDD_M本文档来自技高网...

【技术保护点】
１．硅基有机发光微显示像素单元版图结构，所述像素单元包括存储电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管，所述像素单元具有衬底，其特征在于，　所述存储电容位于所述像素单元的左上方，衬底位于存储电容的右侧，第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管位于存储电容和衬底下方。

【技术特征摘要】
1.硅基有机发光微显示像素单元版图结构，所述像素单元包括存储电容、第一晶体管、 第二晶体管、第三晶体管、第四晶体管和第五晶体管，所述像素单元具有衬底，其特征在于， 所述存储电容位于所述像素单元的左上方，衬底位于存储电容的右侧，第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管位于存储电容和衬底下方。2.如权利要求1所述的硅基有机发光微显示像素单元版图结构，其特征在于，所述存储电容纵向设置；所述第三晶体管横向设置于像素单元的右下方，所述第一晶体管、第四晶体管和第五晶体管横向设置于所述第三晶体管左侧；所述第二晶体管纵向设置于所述第三晶体管左侧；所述第一晶体管和第二晶体管共用漏极，所述第一晶体管和第四晶体管共用源极，所述第五晶体管和第四晶体管共用漏极；所述第五晶体管、第四晶体管和第一晶体管从左至右依次设置于同一水平线上；所述第二晶体管设置于所述第一晶体管上方。3.如权利要求2所述的硅基有机发光微显示像素单元版图结构，其特征在于，所述像素单元具有控制存储电容变化信号布线、保持信号布线、采样信号布线、第一层金属线、第二层金属线和第三层金属线，若干所述像素单元形成硅基有机发光器件；所述硅基有机发光器件的阳极输入端位于第五晶体管、第四晶体管和第一晶体管下方，并通过第三层金属线连接到硅基有机发光器件阳极；控制存储电容变化信号布线、保持信号布线以及采样信号布线由上至下设置，并分别与存储电容和衬底部分重叠；控制存储电容变化信号布线、保持信号布线以及采样信号布线由第二层金属线形成；控制存储电容变化信号布线通过第一通孔与存储电容的上端连接；保持信号布线依次通过第二通孔、第二层金属线、第一通孔、第一层金属线和接触孔与第四晶体管的栅极连接；采样信号布线...

【专利技术属性】
技术研发人员：赵博华，黄苒，杜寰，罗家俊，赵毅，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：11