本发明专利技术公开一种半导体器件。一种高集成的CMOS?SRAM，利用反向器来构成SRAM，该反向器具有：第1个第1导电型半导体、极性与第1个第1导电型半导体不同的第1个第2导电型半导体、及配置在第1个第1导电型半导体与第1个第2导电型半导体间的第1绝缘物成为一体而相对于衬底垂直地延伸的1个第1柱；配置在第1个第1导电型半导体之上的第1个第2导电型高浓度半导体；配置在第1个第1导电型半导体之下的第2个第2导电型高浓度半导体；配置在第1个第2导电型半导体之上的第1个第1导电型高浓度半导体；配置在第1个第2导电型半导体之下的第2个第1导电型高浓度半导体；包围第1柱的第1栅极绝缘物；以及包围第1栅极绝缘物的第1栅极导电体。
【技术实现步骤摘要】
本专利技术涉及一种半导体器件。
技术介绍
半导体器件、尤其是使用MOS (Metal Oxide Semiconductor ；金属氧化物半导体) 晶体管的集成电路迈向高集成化。随着该高集成化，其中所用的MOS晶体管微细化至纳米领域。数字电路的基本电路虽为反向器(inverter)电路，但构成该反向器电路的MOS晶体管的微细化进展时，会有下述问题漏电流的抑制变得困难，因热载子效应(Hot-Carrier) 造成可靠性的降低，且难以由所需的电流量确保的要求减小电路的占有面积。为了解决上述问题，提出有一种在垂直方向将源极、栅极、漏极配置在衬底，且栅极包围硅柱的构造的环绕栅极晶体管(Surrounding Gate ^Transistor ;SGT)，且提出一种使用 pMOS 及 nMOS SGT 的CMOS反向器电路(例如非专利文献1)。以2个反向器及2个选择晶体管来构成SRAMGtatic Random Access Memory ；静态随机存取存储器)。当利用使用现有技术的SGT的CMOS (Complementary Metal-Oxide kmiconductor ；互补式金属氧化物半导体)反向器电路来构成时，以2个pMOS SGT及4个 nMOS SGT来构成。即，利用使用现有技术的SGT的CMOS反向器电路的SRAM由合计6个柱所构成。(先前技术文献)(非专利文献)(非专利文献1)S. Watanabe、K. Tsuchida、D. Takashima> Y. Oowaki、A. Nitayama、K. Hieda、 H. Takato> K. Sunouchi> F. Horiguchi> K. Ohuchi> F. Masuoka、H. Hara>一禾中具有应用于超高密度动态随机存储器的环绕栅型晶体管的新型电路技术(ANobel Circuit Technology with Surrounding Gate Transistors (SGT' s)for Ultra High Density DRAM' s)、IEEE JSSC.Vol. 30、No. 9、1995。
技术实现思路
(专利技术所欲解决的问题)因此，通过利用1个柱来构成反向器，而以2个柱构成2个反向器，并通过利用2个柱来构成2个选择晶体管，而以合计4个柱构成SRAM，借此提供一种高集成的CMOS SRAM。(解决问题的手段)本专利技术的一实施方式为一种具备以行列状配列在衬底上的2个反向器及2个选择晶体管的半导体器件，该半导体器件的特征在于，具备第一行(row)第二列(column)的第1反向器、第二行第一列的第2反向器、第一行第一列的选择晶体管、以及第二行第二列的选择晶体管；该第一行第二列中的第1反向器，其具有第1个第1导电型半导体、极性与该第1个第1导电型半导体不同的第1个第2 导电型半导体、及配置在所述第1个第1导电型半导体与所述第1个第2导电型半导体之间的第1绝缘物成为一体而相对于衬底垂直地延伸的1个第1柱；配置在所述第1个第1导电型半导体之上，且其极性与所述第1个第1导电型半导体不同的第1个第2导电型高浓度半导体；配置在所述第1个第1导电型半导体之下，且其极性与所述第1个第1导电型半导体不同的第2个第2导电型高浓度半导体；配置在所述第1个第2导电型半导体之上，且其极性与所述第1个第2导电型半导体不同的第1个第1导电型高浓度半导体；配置在所述第1个第2导电型半导体之下，且其极性与所述第1个第2导电型半导体不同的第2个第1导电型高浓度半导体；包围所述第1柱的第1栅极绝缘物；及包围所述第1栅极绝缘物的第1栅极导电体；该第二行第一列的第2反向器，具有第2个第1导电型半导体、极性与该第2个第1导电型半导体不同的第2个第2 导电型半导体、及配置在所述第2个第1导电型半导体与所述第2个第2导电型半导体之间的第2绝缘物成为一体而相对于衬底垂直地延伸的1个第2柱；配置在所述第2个第1导电型半导体之上，且其极性与所述第2个第1导电型半导体不同的第3个第2导电型高浓度半导体；配置在所述第2个第1导电型半导体之下，且其极性与所述第2个第1导电型半导体不同的第4个第2导电型高浓度半导体；配置在所述第2个第2导电型半导体之上，且其极性与所述第2个第2导电型半导体不同的第3个第1导电型高浓度半导体；配置在所述第2个第2导电型半导体之下，且其极性与所述第2个第2导电型半导体不同的第4个第1导电型高浓度半导体；包围所述第2柱的第2栅极绝缘物；及包围所述第2栅极绝缘物的第2栅极导电体；该第一行第一列的选择晶体管，具有由第3个第1导电型半导体所构成的第3柱；配置在所述第3个第1导电型半导体之上，且其极性与所述第3个第1导电型半导体不同的第5个第2导电型高浓度半导体；配置在所述第3个第1导电型半导体之下，且其极性与所述第3个第1导电型半导体不同的第6个第2导电型高浓度半导体；包围所述第3柱的第3栅极绝缘物；及包围所述第3栅极绝缘物的第3栅极导电体；该第二行第二列的选择晶体管，具有由第4个第1导电型半导体所构成的第4柱；配置在所述第4个第1导电型半导体之上，且其极性与所述第4个第1导电型半导体不同的第7个第2导电型高浓度半导体；配置在所述第4个第1导电型半导体之下，且其极性与所述第4个第1导电型半导体不同的第8个第2导电型高浓度半导体；包围所述第4柱的第4栅极绝缘物；及包围所述第4栅极绝缘物的第4栅极导电体。再者，本专利技术的较优选实施方式如所述记载的半导体器件，其特征在于，第2个第 1导电型高浓度半导体、第2个第2导电型高浓度半导体与第8个第2导电型高浓度半导体相连接；第8个第2导电型高浓度半导体与第2栅极导电体相连接；第4个第1导电型高浓度半导体、第4个第2导电型高浓度半导体与第6个第2 导电型高浓度半导体相连接；第6个第2导电型高浓度半导体与第1栅极导电体相连接。再者，本专利技术的较优选实施方式如所述记载的半导体器件，其中，半导体为硅。再者，本专利技术的较优选实施方式如所述记载的半导体器件，其中，第1导电型为ρ 型，第2导电型为η型。(专利技术效果)本专利技术的一实施方式为一种具备以行列状配列在衬底上的2个反向器及2个选择晶体管的半导体器件，该半导体器件的特征为具备第一行(row)第二列(column)的第1反向器、第二行第一列的第2反向器、第一行第一列的选择晶体管、以及第二行第二列的选择晶体管；该第一行第二列的第1反向器，具有第1个第1导电型半导体、极性与该第1个第1导电型半导体不同的第1个第2 导电型半导体、及配置在所述第1个第1导电型半导体与所述第1个第2导电型半导体之间的第1绝缘物成为一体而相对于衬底垂直地延伸的1个第1柱；配置在所述第1个第1导电型半导体之上，且其极性与所述第1个第1导电型半导体不同的第1个第2导电型高浓度半导体；配置在所述第1个第1导电型半导体之下，且其极性与所述第1个第1导电型半导体不同的第2个第2导电型高浓度半导体；配置在所述第1个第2导电型半导体之上，且其极性与所述第1个第2导电型半导体不同的第1个第1导电型高浓度半导体；配置在所述第1个第2导电型半导体之下，且其极性与所述第1个第2导电型半导体不同本文档来自技高网...
【技术保护点】
１．一种半导体器件，具备以行列状配列在衬底上的２个反向器及２个选择晶体管，其特征在于，具备：第一行第二列的第１反向器、第二行第一列的第２反向器、第一行第一列的选择晶体管、以及第二行第二列的选择晶体管；该第一行第二列的第１反向器，具有：第１个第１导电型半导体、极性与该第１个第１导电型半导体不同的第１个第２导电型半导体、及配置在所述第１个第１导电型半导体与所述第１个第２导电型半导体之间的第１绝缘物成为一体而相对于衬底垂直地延伸的１个第１柱；配置在所述第１个第１导电型半导体之上，且其极性与所述第１个第１导电型半导体不同的第１个第２导电型高浓度半导体；配置在所述第１个第１导电型半导体之下，且其极性与所述第１个第１导电型半导体不同的第２个第２导电型高浓度半导体；配置在所述第１个第２导电型半导体之上，且其极性与所述第１个第２导电型半导体不同的第１个第１导电型高浓度半导体；配置在所述第１个第２导电型半导体之下，且其极性与所述第１个第２导电型半导体不同的第２个第１导电型高浓度半导体；包围所述第１柱的第１栅极绝缘物；及包围所述第１栅极绝缘物的第１栅极导电体；该第二行第一列的第２反向器，具有：第２个第１导电型半导体、极性与该第２个第１导电型半导体不同的第２个第２导电型半导体、及配置在所述第２个第１导电型半导体与所述第２个第２导电型半导体之间的第２绝缘物成为一体而相对于衬底垂直地延伸的１个第２柱；配置在所述第２个第１导电型半导体之上，且其极性与所述第２个第１导电型半导体不同的第３个第２导电型高浓度半导体；配置在所述第２个第１导电型半导体之下，且其极性与所述第２个第１导电型半导体不同的第４个第２导电型高浓度半导体；配置在所述第２个第２导电型半导体之上，且其极性与所述第２个第２导电型半导体不同的第３个第１导电型高浓度半导体；配置在所述第２个第２导电型半导体之下，且其极性与所述第２个第２导电型半导体不同的第４个第１导电型高浓度半导体；包围所述第２柱的第２栅极绝缘物；及包围所述第２；及包围所述第４栅极绝缘物的第４栅极导电体。第４个第１导电型半导体之上，且其极性与所述第４个第１导电型半导体不同的第７个第２导电型高浓度半导体；配置在所述第４个第１导电型半导体之下，且其极性与所述第４个第１导电型半导体不同的第８个第２导电型高浓度半导体；包围所述第４柱的第４栅极绝缘物导体之下，且其极性与所述第３个第１导电型半导体不同的第６个第２导电型高浓度半导体；包围所述第３柱的第３栅极绝缘物；及包围所述第３栅极绝缘物的第３栅极导电体；该第二行第二列的选择晶体管，具有：由第４个第１导电型半导体所构成的第４柱；配置在所述栅极绝缘物的第２栅极导电体；该第一行第一列的选择晶体管，具有：由第３个第１导电型半导体所构成的第３柱；配置在所述第３个第１导电型半导体之上，且其极性与所述第３个第１导电型半导体不同的第５个第２导电型高浓度半导体；配置在所述第３个第１导电型半...
【技术特征摘要】
...
【专利技术属性】
技术研发人员：舛冈富士雄，中村广记，
申请(专利权)人：日本优尼山帝斯电子株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。