半导体器件制造技术

本发明专利技术提供一种半导体器件。半导体器件具备使用反向器电路的ＳＲＡＭ，该反向器电路具有：第１栅极绝缘膜（１９２），用以包围第１岛状半导体层（１０９）周围；第１栅极电极（１８３），用以包围第１栅极绝缘膜周围；第２栅极绝缘膜（１９２），用以包围第１栅极电极周围；第１筒状半导体层（１３３），用以包围第２栅极绝缘膜周围；第１个第１导电型上部高浓度半导体层（１４９），形成于第１岛状半导体层的上方部分；第２个第１导电型下部高浓度半导体层（１５３），形成于第１岛状半导体层的下方部分；第１个第２导电型上部高浓度半导体层（１６１），形成于第１筒状半导体层的上方部分；及第２个第２导电型下部高浓度半导体层（１６３），形成于第１筒状半导体层的下方部分。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件。
技术介绍
半导体器件中，尤以使用属于具有MOS(Metal Oxide Semiconductor，金属氧化 物半导体)构造的栅极电极的场效应晶体管的MOS晶体管的集成电路，已迈入高集成化 的方向。随着此高集成化，其中所使用的MOS晶体管，其微细化已进展至纳米(nano)领 域。在MOS晶体管构成属于数字(digital)电路的基本电路之一的反向器(inverter)电路 (NOT电路)时，若该MOS晶体管的微细化进展，泄漏(leak)电流的抑制会变得困难， 使得可靠性因为热载子(hot carrier)效应而降低。此外，从确保必要电流量的要求而言， 会有无法谋求电路占有面积的尺寸降低(sizedown)的问题。为了解决此种问题，提出一 种具有将源极、栅极、漏极对衬底朝垂直方向配置而成的岛状半导体层，且由栅极将该 岛状半导体层予以包围的构造的环绕式栅极晶体管(Surrounding Gate Transistor, SGT)， 及提出一种使用 SGT 的 CMOS 反向器电路((S.Watanabe、K.Tsuchida、D.Takashima、 Y. Oowaki > A.Nitayama、K.Hieda、H. Takato > K. Sunouchi > F.Horiguchi、K. Ohuchi > F.Masuoka、H.Hara、一种使用SGT的超高密度DRAM的新型电路技术(“ ANovel Circuit Technology with Surrounding Gate Transistors (SGT ' s) for UltraHigh Density DRAM' s”)、IEEE JSSC> 第 30 卷、第.9 期、1995 年.))。属于数字电路的衬底电路之一的反向器电路，由ρ沟道型MOS晶体管(pMOS晶 体管)与η沟道型MOS晶体管CnMOS晶体管)所构成。由于空穴(hole)的移动率为电 子的移动率的一半，因此在反向器电路中，pMOS晶体管的栅极宽度，需设为nMOS晶体 管的栅极宽度的2倍。因此，在现有技术使用SGT的CMOS反向器电路中，由串联连接 的2个pMOS SGT及1个nMOS SGT所构成。SP，现有技术使用SGT的CMOS反向器 电路由总计3个岛状半导体所构成。利用此种使用SGT的CMOS反向器电路来构成SRAM (静态RAM (Random Access Memory,随机存取存储器)时，由2个反向器电路与2个选择晶体管所构成。此 时，若利用现有技术使用SGT的CMOS反向器电路，则需4个pMOSSGT及4个pMOS SGT。 S卩，在利用现有技术使用SGT的CMOS反向器电路的SRAM中，由总计8个岛 状半导体所构成。如此，若利用使用SGT的CMOS反向器电路的SRAM由8个岛状半 导体层所构成，则在谋求半导体器件的高集成化方面会成为障碍。
技术实现思路
(专利技术所欲解决的问题)本专利技术有鉴于所述实情而研发，其目的在提供一种具有使用SGT的SRAM，而 可实现高集成化的半导体器件。(解决问题的手段)本专利技术的第1实施方式的半导体器件具备配置于衬底行列方向的第1行(row)第 1列(column)的第1反向器电路；所述第1反向器电路具有第1岛状半导体层；第1栅极绝缘膜，用以包围所述第1岛状半导体层周围；第1栅极电极，用以包围所述第1栅极绝缘膜周围；第2栅极绝缘膜，用以包围所述第1栅极电极周围；第1筒状半导体层，用以包围所述第2栅极绝缘膜周围；第1个第1导电型上部高浓度半导体层，配置于所述第1岛状半导体层的上方部 分；第2个第1导电型下部高浓度半导体层，配置于所述第1岛状半导体层的下方部 分；第1个第2导电型上部高浓度半导体层，配置于所述第1筒状半导体层的上方部 分；及第2个第2导电型下部高浓度半导体层，配置于所述第1筒状半导体层的下方部 分；还具备配置于所述衬底行列方向的第2行第2列的第2反向器电路；所述第2反向器电路具有第2岛状半导体层；第3栅极绝缘膜，用以包围所述第2岛状半导体层周围；第2栅极电极，用以包围所述第3栅极绝缘膜周围；第4栅极绝缘膜，用以包围所述第2栅极电极周围；第2筒状半导体层，用以包围所述第4栅极绝缘膜周围；第3个第1导电型上部高浓度半导体层，配置于所述第2岛状半导体层的上方部 分；第4个第1导电型下部高浓度半导体层，配置于所述第2岛状半导体层的下方部 分；第3个第2导电型上部高浓度半导体层，配置于所述第2筒状半导体层的上方部 分；及第4个第2导电型下部高浓度半导体层，配置于所述第2筒状半导体层的下方部 分；还具备配置于所述衬底行列方向的第1行第2列的第1选择晶体管；所述第1选择晶体管具有第3岛状半导体层；第5栅极绝缘膜，用以包围所述第3岛状半导体层周围；第3栅极电极，用以包围所述第5栅极绝缘膜周围；第5个第1导电型上部高浓度半导体层，配置于所述第3岛状半导体层的上部； 及第6个第1导电型下部高浓度半导体层，配置于所述第3岛状半导体层的下部；还具备配置于所述衬底行列方向的第2行第1列的第2选择晶体管；所述第2选择晶体管具有第4岛状半导体层；第6栅极绝缘膜，用以包围所述第4岛状半导体层周围；第4栅极电极，用以包围所述第6栅极绝缘膜周围；第7个第1导电型上部高浓度半导体层，配置于所述第4岛状半导体层的上方部分；及第8个第1导电型下部高浓度半导体层，配置于所述第4岛状半导体层的下方部 分；还具备第9个第1导电型下部高浓度半导体层，与所述第2个第1导电型下部高浓度半 导体层、所述第2个第2导电型下部高浓度半导体层、及所述第8个第1导电型下部高浓 度半导体层相邻接；及第10个第1导电型下部高浓度半导体层，与所述第4个第1导电型下部高浓度 半导体层、所述第4个第2导电型下部高浓度半导体层、及所述第6个第1导电型下部高 浓度半导体层相邻接；且具有半导体与金属的第1化合物层，与所述第1个第1导电型上部高浓度半导体层相 邻接；半导体与金属的第2化合物层，与所述第1个第2导电型下部高浓度半导体层相 邻接；半导体与金属的第3化合物层，与所述第2个第2导电型上部高浓度半导体层、 所述第9个第1导电型下部高浓度半导体层、及所述第8个第1导电型下部高浓度半导体 层相邻接；半导体与金属的第4化合物层，与所述第7个第1导电型上部高浓度半导体层相 邻接；半导体与金属的第5化合物层，与所述第3个第1导电型上部高浓度半导体层相 邻接；半导体与金属的第6化合物层，与所述第3个第2导电型上部高浓度半导体层相 邻接；半导体与金属的第7化合物层，与所述第4个第2导电型下部高浓度半导体层、 所述第10个第1导电型下部高浓度半导体层、及所述第6个第1导电型下部高浓度半导 体层相邻接；半导体与金属的第8化合物层，与所述第5个第1导电型上部高浓度半导体层相 邻接；第1接触部(contact)，用以将所述第1栅极电极与所述第7化合物层予以电性连 接；及第2接触部，用以将所述第2栅极电极与所述第3化合物层予以电性连接。此外，在本专利技术的较优选实施方式中，在所述第1反向器电路中，所述第1个第1导电型上部高浓度半导体层为第In+型半导本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，具备配置于衬底行列方向的第１行第１列的第１反向器电路；所述第１反向器电路具有：第１岛状半导体层；第１栅极绝缘膜，用以包围所述第１岛状半导体层周围；第１栅极电极，用以包围所述第１栅极绝缘膜周围；第２栅极绝缘膜，用以包围所述第１栅极电极周围；第１筒状半导体层，用以包围所述第２栅极绝缘膜周围；第１个第１导电型上部高浓度半导体层，配置于所述第１岛状半导体层的上方部分；第２个第１导电型下部高浓度半导体层，配置于所述第１岛状半导体层的下方部分；第１个第２导电型上部高浓度半导体层，配置于所述第１筒状半导体层的上方部分；及第２个第２导电型下部高浓度半导体层，配置于所述第１筒状半导体层的下方部分；还具备配置于所述衬底行列方向的第２行第２列的第２反向器电路；所述第２反向器电路具有：第２岛状半导体层；第３栅极绝缘膜，用以包围所述第２岛状半导体层周围；第２栅极电极，用以包围所述第３栅极绝缘膜周围；第４栅极绝缘膜，用以包围所述第２栅极电极周围；第２筒状半导体层，用以包围所述第４栅极绝缘膜周围；第３个第１导电型上部高浓度半导体层，配置于所述第２岛状半导体层的上方部分；第４个第１导电型下部高浓度半导体层，配置于所述第２岛状半导体层的下方部分；第３个第２导电型上部高浓度半导体层，配置于所述第２筒状半导体层的上方部分；及第４个第２导电型下部高浓度半导体层，配置于所述第２筒状半导体层的下方部分；还具备配置于所述衬底行列方向的第１行第２列的第１选择晶体管；所述第１选择晶体管具有：第３岛状半导体层；第５栅极绝缘膜，用以包围所述第３岛状半导体层周围；第３栅极电极，用以包围所述第５栅极绝缘膜周围；第５个第１导电型上部高浓度半导体层，配置于所述第３岛状半导体层的上部；及第６个第１导电型下部高浓度半导体层，配置于所述第３岛状半导体层的下部；还具备配置于所述衬底行列方向的第２行第１列的第２选择晶体管；所述第２选择晶体管具有：第４岛状半导体层；第６栅极绝缘膜，用以包围所述第４岛状半导体层周围；第４栅极电极，用以包围所述第６栅极绝缘膜周围；第７个第１导电型上部高浓度半导体层，配置于所述第４岛状半导体层的上方部分；及第８个第１导电型下部高浓度半导体层，配置于所述第４岛状半导体层的下方部分；还具备：第９个第１导电型下部高浓度半导体层，与所述第２个第１导电型下部高浓度半导体层、所述第２个第２导电型下部高浓度半导体层、及所述第８个第１导电型下部...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：舛冈富士雄，中村广记，
申请(专利权)人：日本优尼山帝斯电子株式会社，
类型：发明
国别省市：JP[日本]