位元线结构、半导体元件及其形成方法技术

本发明专利技术是有关于一种位元线结构、半导体元件及其形成方法。该半导体元件，包括基底、多个堆叠栅极结构、多个掺杂区、多个衬层、多个导体层、多个介电层及多条字元线。基底具有多个沟渠。堆叠栅极结构配置在沟渠之间的基底上。掺杂区配置于沟渠的侧壁及底部的基底中。衬层配置在堆叠栅极结构的至少部分侧壁及沟渠的侧壁上。导体层配置在沟渠中，且电性连接掺杂区。介电层配置于导体层上及堆叠栅极结构之间。字元线配置于基底上，且电性连接堆叠栅极结构。同时本发明专利技术还提供了一种半导体元件的形成方法及位元线结构。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件及其形成方法，特别是涉及一种非挥发性记忆体及其形成方法。
技术介绍
非挥发性记忆体由于具有可多次进行资料的存入、读取、抹除等动作，且存入的资料在断电后也不会消失的优点，因此，非挥发性记忆体被广泛使用于个人电脑和电子设备寸寸。随着非挥发性记忆体的集积度的日益提升，其尺寸例如位元线的宽度也必须随之缩小。然而，位元线的宽度变窄会造成其阻值的上升，使得记忆胞的电流变小而导致过高的位元线负载(bit line loading)。倘若利用增加位元线的接面深度(junction cbpth)，以解决位元线阻值提高的问题，不但会衍生短通道效应(short channel effect)，还会产生接面漏电(junction leakage)等问题。倘若是利用高浓度的掺杂来制作浅接面的位元线，以避免因接面过深而引起的短通道效应以及击穿漏电等问题，则又会因固态溶解度的限制，而无法克服位元线负载过高的问题。由此可见，上述现有的在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成， 而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
技术实现思路
本专利技术的目的在于，克服现有的半导体元件存在的缺陷，而提供一种新的半导体元件，所要解决的技术问题是使其利用导体层做为位元线，能够降低位元线阻值，避免过高的位元线负载，非常适于实用。本专利技术另一目的在于，克服现有的半导体元件的形成方法存在的缺陷，而提供一种新的半导体元件的形成方法，所要解决的技术问题是使其制造工艺简单、容易，且形成的半导体元件具有较低的位元线阻值，从而更加适于实用。本专利技术的再一目的在于，克服现有的位元线结构存在的缺陷，而提供一种新的位元线结构，所要解决的技术问题是使其可以避免产生短通道效应及击穿漏电流等问题，从而更加适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种半导体元件，包括基底、多个堆叠栅极结构、多个掺杂区、多个衬层、多个导体层、多个介电层及多条字元线。基底具有多个沟渠。堆叠栅极结构配置在沟渠之间的基底上。掺杂区配置于沟渠的侧壁或底部的基底中。衬层配置在堆叠栅极结构的至少部分侧壁及沟渠的侧壁上。导体层配置在沟渠中，且电性连接掺杂区。介电层配置于导体层上及堆叠栅极结构之间。字元线配置于基底上，且电性连接堆叠栅极结构。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的半导体元件，其中所述的导体层的上表面不高于基底的上表面。前述的半导体元件，更包括配置在基底中的井区，使沟渠形成在井区中。前述的半导体元件，其中所述的衬层的材料包括介电材料。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的一种半导体元件的形成方法。首先，在基底上形成多个堆叠栅极结构。然后，在堆叠栅极结构之间的基底中形成多个沟渠。接着，在邻接各沟渠的侧壁或底部的基底中形成一掺杂区。 之后，在各堆叠栅极结构及各沟渠的侧壁上形成一衬层。继而，在各沟渠中形成一导体层， 且导体层电性连接掺杂区。然后，在各导体层上及堆叠栅极结构之间形成一介电层。接着， 在基底上形成多条字元线，且字元线电性连接堆叠栅极结构。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的半导体元件的形成方法，更包括在形成堆叠栅极结构与沟渠之前，在各掩膜图案的侧壁形成间隙壁。前述的半导体元件的形成方法，其中形成掺杂区的方法包括进行至少一个倾斜式离子植入制程。倾斜式离子植入制程的角度为5-20度。前述的半导体元件的形成方法，其中形成衬层的方法包括以下步骤。首先，在基底上顺应性地形成衬材料层，以覆盖堆叠栅极结构的侧壁与顶部以及沟渠的侧壁与底部。然后，移除覆盖堆叠栅极结构的顶部及沟渠的底部的部分衬材料层。本专利技术的目的及解决其技术问题另外再采用以下技术方案来实现。依据本专利技术提出的一种位元线结构，包括基底、掺杂区及导体层。基底具有至少一沟渠。掺杂区配置于沟渠的侧壁或底部的基底中。导体层配置在沟渠中，且电性连接掺杂区。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的位元线结构，其中所述的导体层的材料包括未掺杂或掺杂多晶硅、未掺杂或掺杂的选择性磊晶硅、金属、金属硅化物或其组合。前述的位元线结构，其中所述的导体层的上表面不高于基底的上表面。前述的位元线结构，更包括配置在沟渠的侧壁上的衬层。衬层的材料包括介电材料。本专利技术与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本专利技术至少具有下列优点及有益效果本专利技术的半导体元件利用导体层做为位元线，可以降低位元线阻值，避免过高的位元线负载。因此，可以降低读取电流负载、降低临界电压的变异及增加程式化的速度。另外，本专利技术的半导体元件的形成方法简单、容易，可以利用现有的机台完成本专利技术的半导体元件的制作，大幅提升竞争力。此外，本专利技术的位元线可以避免产生短通道效应及击穿漏电流等问题。综上所述，本专利技术是有关于一种。该半导体元件，包括基底、多个堆叠栅极结构、多个掺杂区、多个衬层、多个导体层、多个介电层及多条字元线。基底具有多个沟渠。堆叠栅极结构配置在沟渠之间的基底上。掺杂区配置于沟渠的侧壁及底部的基底中。衬层配置在堆叠栅极结构的至少部分侧壁及沟渠的侧壁上。导体层配置在沟渠中，且电性连接掺杂区。介电层配置于导体层上及堆叠栅极结构之间。字元线配置于基底上，且电性连接堆叠栅极结构。同时本专利技术还提供了一种半导体元件的形成方法及位元线结构。本专利技术在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、 进步、实用的新设计。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段， 而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。附图说明图1是根据本专利技术一实施例所绘示的半导体元件的剖面示意图。图2A至图2F是根据本专利技术一实施例所绘示的半导体元件的形成方法的剖面示意图。100 半导体元件103 井区104a:电荷储存结构106a 栅极108 掩膜图案112 沟渠116 衬层120 介电层122 字元线具体实施例方式为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本专利技术提出的其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。有关本专利技术的前述及其他
技术实现思路
、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本专利技术为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本专利技术加以限制。图1是根据本专利技术一实施例所绘示的半导体元件的剖面示意图。请参阅图1所示，本专利技术的半导体元件100包括基底102、井区103、多个堆叠栅极结构107、多个掺杂区114、多个衬层116、多个导体层118、多个介电层120及多条字元线 122。基底1本文档来自技高网...

【技术保护点】
１．一种半导体元件，其特征在于其包括：一基底，该基底具有多个沟渠；多个堆叠栅极结构，配置在该些沟渠之间的该基底上；多个掺杂区，配置于该些沟渠的侧壁或底部的该基底中；多个衬层，配置在该些堆叠栅极结构的至少部分侧壁及该些沟渠的侧壁上；多个导体层，配置在该些沟渠中，且电性连接该些掺杂区；多个介电层，配置于该些导体层上及该些堆叠栅极结构之间；以及多条字元线，配置于该基底上，且电性连接该些堆叠栅极结构。

【技术特征摘要】
1.一种半导体元件，其特征在于其包括 一基底，该基底具有多个沟渠；多个堆叠栅极结构，配置在该些沟渠之间的该基底上；多个掺杂区，配置于该些沟渠的侧壁或底部的该基底中；多个衬层，配置在该些堆叠栅极结构的至少部分侧壁及该些沟渠的侧壁上；多个导体层，配置在该些沟渠中，且电性连接该些掺杂区；多个介电层，配置于该些导体层上及该些堆叠栅极结构之间；以及多条字元线，配置于该基底上，且电性连接该些堆叠栅极结构。2.根据权利要求1所述的半导体元件，其特征在于其中该些导体层的上表面不高于该基底的上表面。3.根据权利要求1所述的半导体元件，其特征在于更包括配置在该基底中的一井区， 使该些沟渠形成在该井区中。4.根据权利要求1所述的半导体元件，其特征在于其中该些衬层的材料包括介电材料。5.一种半导体元件的形成方法，其特征在于其包括以下步骤 在一基底上形成多个堆叠栅极结构；在该些堆叠栅极结构之间的该基底中形成多个沟渠； 在邻接各该沟渠的侧壁或底部的该基底中形成一掺杂区； 在各该堆叠栅极结构及各该沟渠的侧壁上形成一衬层； 在各该沟渠中形成一导体层，且该些导体层电性连接该些掺杂区； 在各该导体层上及该些堆叠栅极结构之间形成一介电层；以及在该基底上形成多条字元线，且该些字元线电性连接该些堆叠栅极结构。6.根据权利要求5所述的半导体元件的形成方法，其...

【专利技术属性】
技术研发人员：李冠德，刘建宏，黄守伟，陈盈佐，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71