一种集成电路的Ｉ／Ｏ口的电位上拉电路和下拉电路制造技术

本实用新型专利技术公开了集成电路的Ｉ／Ｏ口的电位上拉电路和下拉电路，电位上拉电路当无信号输入时，输出高电平，实现了Ｉ／Ｏ口电平的上拉功能，具有较强的抗噪声干扰能力；不管有无信号输入，都能实现静态功耗为零；第一反相器和第二反相器为整个电路的驱动级，通过调节第一反相器和第二反相器的电流能力可以实现灵活调节Ｉ／Ｏ口的驱动能力和频率特性；电位下拉电路当无信号输入时，输出低电平，实现了Ｉ／Ｏ口电平的下拉功能，具有较强的抗噪声干扰能力；不管有无信号输入，都能实现静态功耗为零；第三反相器和第四反相器为整个电路的驱动级，通过调节第三反相器和第四反相器的电流能力可以实现灵活调节Ｉ／Ｏ口的驱动能力和频率特性。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种电位的上拉和下拉电路，尤其是涉及一种集成电路的I/O 口 的电位上拉电路和下拉电路。
技术介绍
许多集成电路的I/O 口需要设置一个默认电平，在没有信号输入的情况下保持电 位的上拉或者下拉。现有的电位上拉的一种简单应用是通过在I/O 口接一个固定电阻到电 源VCC上形成，电位下拉的一种简单应用则是通过在I/O 口接一个固定电阻到地GND形成， 在该电位上拉和下拉电路中也可以使用MOS晶体管替代固定电阻，如图Ia所示的电位上拉 电路和图Ib所示的电位下拉电路。图Ia所示的电位上拉电路包括NMOS晶体管N，NMOS晶 体管N的漏极和栅极相连接并共同连接到电源VCC上，NMOS晶体管N的源极与集成电路的 I/O 口相连接，NMOS晶体管N的衬底接地GND ；图Ib所示的电位下拉电路包括PMOS晶体管 P,PM0S晶体管P的漏极和栅极相连接并共同接地GND，PM0S晶体管P的源极与集成电路的 I/O 口相连接，PMOS晶体管P的衬底接电源VCC。在上述现有的电位上拉和下拉电路中可以根据固定电阻的阻值大小，或者根据 MOS晶体管的栅极宽长比来调整电位上拉和下拉电路的驱动能力和频本文档来自技高网...

【技术保护点】
一种集成电路的Ｉ／Ｏ口的电位上拉电路，其特征在于包括第一延时开关控制模块、第一ＰＭＯＳ晶体管、第二ＰＭＯＳ晶体管、第一反相器、第二反相器、第一电阻和第二电阻，所述的第一电阻的第一端为所述的电位上拉电路的输入端，所述的第一电阻的第二端分别与所述的第一反相器的输入端和所述的第二电阻的第一端相连接，所述的第二电阻的第二端分别与所述的第一ＰＭＯＳ晶体管的漏极和所述的第二ＰＭＯＳ晶体管的漏极相连接，所述的第二ＰＭＯＳ晶体管的栅极与所述的第一延时开关控制模块相连接，所述的第二ＰＭＯＳ晶体管的源极、所述的第二ＰＭＯＳ晶体管的衬底、所述的第一ＰＭＯＳ晶体管的源极及所述的第一ＰＭＯＳ晶体管的衬底均接电源，所述的...

【技术特征摘要】

【专利技术属性】
技术研发人员：王贤吉，曾强，
申请(专利权)人：日银IMP微电子有限公司，
类型：实用新型
国别省市：97[]