半导体封装结构及其制造方法技术

本发明专利技术关于一种半导体封装结构及其制造方法。该半导体封装结构包括一基材、一第一金属层、一第一介电层、一第一上电极、一第一保护层、一第二金属层及一第二保护层。该基材具有至少一穿导孔结构。该第一金属层位于该基材的一第一表面，且包括一第一下电极。该第一介电层位于该第一下电极上。该第一上电极位于该第一介电层上，该第一上电极、该第一介电层及该第一下电极形成一第一电容。该第一保护层包覆该第一电容。该第二金属层位于该第一保护层上，且包括一第一电感。该第二保护层包覆该第一电感。藉此，可将该第一电感、该第一电容及该穿导孔结构一并整合至该半导体封装结构内，以缩减产品尺寸。

Semiconductor package structure and manufacturing method thereof

The present invention relates to a semiconductor packaging structure and a method of manufacturing the same. The semiconductor packaging structure comprises a base material, a first metal layer, a first dielectric layer, a first upper electrode, a first protection layer, a second metal layer and a second protection layer. The substrate has at least one guide hole structure. The first metal layer is located on a first surface of the base material and comprises a first lower electrode. The first dielectric layer is positioned on the first lower electrode. The first upper electrode is positioned on the first dielectric layer, and the first upper electrode, the first dielectric layer and the first lower electrode form a first capacitor. The first protective layer coats the first capacitor. The second metal layer is positioned on the first protective layer and comprises a first inductor. The second protective layer is coated with the first inductance. Thereby, the first inductance, the first capacitor and the through hole structure can be integrated into the semiconductor package structure to reduce the product size.

【技术实现步骤摘要】

本专利技术关于一种，详言之，关于一种整合被动组件 的。
技术介绍
参考图1，显示已知半导体封装结构的剖面示意图。该已知半导体封装结构1包括 一基板11、一封装单元12及一封胶体13。该封装单元12包括数个被动组件(图中未示)。 该封装单元12位于该基板11上，且电性连接至该基板11。该封胶体13包覆该封装单元 12。该已知半导体封装结构1的缺点如下。该等被动组件先经由一半导体工艺整合于 该封装单元12内，接着，该封装单元12再以打线方式，或覆晶方式(图中未示)，电性连接 至该基板11，导致将该等被动组件整合至该半导体封装结构1内的工艺繁复，并提高成本。因此，有必要提供一种，以解决上述问题。
技术实现思路
本专利技术提供一种半导体封装结构的制造方法，其包括以下步骤(a)提供一基材， 该基材包括至少一沟槽及至少一导电孔结构，该导电孔结构位于该沟槽内；(b)形成一第 一金属层于该基材上，该第一金属层包括一第一下电极，该第一金属层直接接触该导电孔 结构；(c)形成一第一介电层及一第一上电极于该第一下电极上，其中该第一介电层位于 该第一上电极及该第一下电极之间，且该第一上电极、该第一介电层及该第一下电极形成 一第一电容；(d)形成一第一保护层，以包覆该第一电容，该第一保护层包括至少一第一开 口，该第一开口显露部分该第一上电极；(e)形成一第二金属层于该第一保护层上，该第二 金属层包括一第一电感，该第二金属层直接接触该第一上电极；及(f)形成一第二保护层， 以包覆该第一电感。藉此，可简化该第一电感及该第一电容的工艺，且可将该第一电感、该第一电容及 该穿导孔结构一并整合至该半导体封装结构内，以缩减产品尺寸。本专利技术另提供一种半导体封装结构，其包括一基材、一第一金属层、一第一介电 层、一第一上电极、一第一保护层、一第二金属层及一第二保护层。该基材具有一第一表面、 一第二表面、至少一沟槽及至少一穿导孔结构，该沟槽贯穿该第一表面及该第二表面，该穿 导孔结构位于该沟槽内，且显露于该基材的第一表面及第二表面。该第一金属层位于该基 材的第一表面，且包括一第一下电极，该第一金属层直接接触该穿导孔结构。该第一介电层 位于该第一下电极上。该第一上电极位于该第一介电层上，该第一上电极、该第一介电层及 该第一下电极形成一第一电容。该第一保护层包覆该第一电容，该第一保护层包括至少一 第一开口，该第一开口显露部分该第一上电极。该第二金属层位于该第一保护层上，且包括 一第一电感，该第二金属层直接接触该第一上电极。该第二保护层包覆该第一电感。藉此，可将该第一电感、该第一电容及该穿导孔结构一并整合至该半导体封装结构内，以缩减产品尺寸。 附图说明图1显示已知半导体封装结构的剖面示意图；图2至图22显示本专利技术半导体封装结构的制造方法的第一实施例的示意图；图23显示本专利技术半导体封装结构的第二实施例的剖面示意图；图M至图32显示本专利技术半导体封装结构的制造方法的第二实施例的示意图；及图33至图35显示本专利技术半导体封装结构的制造方法的第三实施例的示意图。具体实施例方式参考图2至图22，显示本专利技术半导体封装结构的制造方法的第一实施例的示意 图。参考图2，提供一基材21。在本实施例中，该基材21包括一第一表面211、一下表面212、 至少一沟槽213及至少一导电孔结构217。该沟槽213开口于该基材21的第一表面211。 该导电孔结构217位于该沟槽213内，且显露于该基材21的第一表面211。在本实施例中，该基材21的材质为非绝缘材料，例如硅或氧化硅。该导电孔结构 217包括一外绝缘层2141、一导体2142及一内绝缘层2143。该外绝缘层2141位于该沟槽 213的侧壁，定义出一第二中心槽2144，该导体2142位于该第二中心槽2144的侧壁，定义 出一第一中心槽2145，该内绝缘层2143填满该第一中心槽2145。由于该基材21的材质为 非绝缘材料，故该外绝缘层2141用以隔绝该基材21及该导体2142，避免通过该导电孔结构 217的电流分流至该基材21，而降低该导电孔结构217的电性效果。然而，在其它应用中，如图3所示，该导电孔结构217可仅包括一外绝缘层2141及 一导体2142，而不包括该内绝缘层2143(图2)，该外绝缘层2141位于该沟槽213的侧壁， 定义出一第二中心槽2144，该导体2142填满该第二中心槽2144。再者，该基材21的材质 可为绝缘材料，例如玻璃，则该导电孔结构217可以不包括该外绝缘层2141 (图2)。因此， 如图4所示，该导电孔结构217可仅包括一导体2142及一内绝缘层2143，该导体2142位 于该沟槽213的侧壁及底部，定义出一第一中心槽2145，该内绝缘层2143填满该第一中心 槽2145。或者，如图5所示，该导电孔结构217仅包括一导体2142，该导体2142填满该沟 槽213。参考图6，形成一第一绝缘底层22于该基材21上。在本实施例中，该第一绝缘底 层22位于该基材21的第一表面211，且具有一第一穿孔221，该第一穿孔221显露该导电 孔结构217。接着，形成一第一金属层23 (图9)于该基材21上，该第一金属层23包括一第一 下电极232。在本实施例中，该第一金属层23位于该第一绝缘底层22上，且直接接触该导 电孔结构217。在本实施例中，形成该第一金属层23的步骤如下所述。参考图7，形成一第 一晶种层233于该基材21上。参考图8，形成一第一光阻234于该第一晶种层233上，以覆 盖部分该第一晶种层233，且显露部分该第一晶种层233，并形成一第一电镀层235于被显 露的部分该第一晶种层233上。参考图9，移除该第一光阻234(图8)及被覆盖的部分该第 一晶种层233，该第一电镀层235及部分该第一晶种层233形成该第一金属层23。接着，形成一第一介电层M(图11)及一第一上电极25(图11)于该第一下电极 232上。该第一介电层M位于该第一上电极25及该第一下电极232之间，且该第一上电极25、该第一介电层M及该第一下电极232形成一第一电容沈(图11)。在本实施例中， 形成该第一介电层M的步骤如下所述。参考图10，首先，形成(例如溅镀)一第三金属 层于该第一下电极232上，并对该第三金属层进行阳极氧化，以形成一第一氧化层Ml。该 第三金属层的材质为钽(Tantalum，Ta)，该第一氧化层Ml的材质为五氧化钽(Tantalum Pentoxide, T 05)。接着，形成(例如溅镀)一第四金属层251于该第一氧化层241上。 该第四金属层251的材质为铝铜(AlCu)。最后，形成一第二光阻261于该第四金属层251 上。参考图11，移除部分该第一氧化层241 (图10)及部分该第四金属层251 (图10)，以分 别形成该第一介电层M及该第一上电极25，同时形成该第一电容26，并移除该第二光阻 (图10)。参考图12，形成一第一保护层27，以包覆该第一电容沈。该第一保护层27包 括至少一第一开口 271，该第一开口 271显露部分该第一上电极25。接着，形成一第二金属层35 (图1 于该第一保护层27上。该第二金属层35包 括一第一电感351，且直接接触该第一上电极25。在本实施例中，形成该第二金本文档来自技高网...

【技术保护点】
１．一种半导体封装结构的制造方法，包括：（ａ）提供一基材，该基材包括至少一沟槽及至少一导电孔结构，该导电孔结构位于该沟槽内；（ｂ）形成一第一金属层于该基材上，该第一金属层包括一第一下电极，该第一金属层直接接触该导电孔结构；（ｃ）形成一第一介电层及一第一上电极于该第一下电极上，其中该第一介电层位于该第一上电极及该第一下电极之间，且该第一上电极、该第一介电层及该第一下电极形成一第一电容；（ｄ）形成一第一保护层，以包覆该第一电容，该第一保护层包括至少一第一开口，该第一开口显露部分该第一上电极；（ｅ）形成一第二金属层于该第一保护层上，该第二金属层包括一第一电感，该第二金属层直接接触该第一上电极；及（ｆ）形成一第二保护层，以包覆该第一电感。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈建桦，李德章，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]