一种沟槽ＭＯＳＦＥＴ器件及其制造方法技术

本发明专利技术公开了一种沟槽ＭＯＳＦＥＴ结构和制造方法。该结构中栅接触沟槽在沟槽栅中的深度小于源体接触沟槽在体区中的深度。采用本发明专利技术的沟槽ＭＯＳＦＥＴ能有效阻止由于栅接触沟槽的过刻蚀引起的栅－漏之间的短接。

【技术实现步骤摘要】

本专利技术主要涉及一种半导体功率器件的单元结构和制造方法。特别涉及一种改 进的沟槽MOSFET (金属氧化物半导体场效应晶体管)结构及其新颖的制造方法，使得该 沟槽MOSFET结构可以避免栅-漏之间的短接。
技术介绍
现有技术中采用沟槽式栅接触区和沟槽式源体接触区的N沟道沟槽MOSFET器 件如图IA所示。该N沟道沟槽MOSFET的结构包括N+导电类型的衬底100 ； N导 电类型的外延层102 ； P型体区106 ； N+源区108 ；多个位于有源区的沟槽栅110和至少 一个实现栅接触的沟槽栅110’，该沟槽栅110和110’均填充以多晶硅；源金属112 ； 栅金属112’ ；沟槽式源体接触区114 ；沟槽式栅接触区115以及绝缘层116。其中，所 述沟槽式源体接触区114穿过所述绝缘层116、所述源区108并延伸入所述体区106，以 实现所述源区、所述体区与源金属112之间的电气接触。同时，所述沟槽式栅接触区115 穿过所述绝缘层116并延伸入所述沟槽栅110’，以实现所述沟槽栅110’与栅金属112’ 之间的电气接触。现有的制造工艺步骤中，用于形成所述沟槽式源体接触区的源体接本文档来自技高网...

【技术保护点】
一种沟槽ＭＯＳＦＥＴ，包括：第一导电类型的衬底；第一导电类型的外延层，该外延层位于衬底之上，且该外延层的多数载流子浓度低于衬底；在所述外延层中的多个沟槽，包括多个第一沟槽和至少一个第二沟槽，该第一沟槽位于有源区，用于形成有源区沟槽栅，该第二沟槽用于形成与栅金属相连的沟槽栅；第一绝缘层，衬于所述多个沟槽中；导电区域，位于靠近所述第一绝缘层的多个沟槽中；第二导电类型的体区，该体区位于所述外延层的上部分，且所述第二导电类型与所述第一导电类型相反；第一导电类型的源区，位于所述体区的上部分，所述源区的多数载流子浓度高于所述外延层；第二绝缘层，该第二绝缘层覆盖在所述外延层和外延层中沟槽栅的上表面；沟槽式源...

【技术特征摘要】
1.一种沟槽MOSFET，包括第一导电类型的衬底；第一导电类型的外延层，该外延层位于衬底之上，且该外延层的多数载流子浓度低 于衬底；在所述外延层中的多个沟槽，包括多个第一沟槽和至少一个第二沟槽，该第一沟槽 位于有源区，用于形成有源区沟槽栅，该第二沟槽用于形成与栅金属相连的沟槽栅； 第一绝缘层，衬于所述多个沟槽中； 导电区域，位于靠近所述第一绝缘层的多个沟槽中；第二导电类型的体区，该体区位于所述外延层的上部分，且所述第二导电类型与所 述第一导电类型相反；第一导电类型的源区，位于所述体区的上部分，所述源区的多数载流子浓度高于所 述外延层；第二绝缘层，该第二绝缘层覆盖在所述外延层和外延层中沟槽栅的上表面； 沟槽式源体接触区，形成于源体接触沟槽中，该沟槽式源体接触区穿过所述第二绝 缘层、所述源区并延伸入所述体区；沟槽式栅接触区，形成于栅接触沟槽中，该沟槽式栅接触区穿过所述第二绝缘层并 延伸入所述第二沟槽中的导电区域，其中所述沟槽式栅接触区延伸入所述第二沟槽中的 导电区域的深度(Cdpoly)小于所述沟槽式源体接触区延伸入所述体区中的深度(Cdsi)。2.一种沟槽半导体功率MOSFET包括 第一导电类型的衬底；第一导电类型的外延层，该外延层位于衬底之上，且该外延层的多数载流子浓度低 于衬底；在所述外延层中的多个沟槽，包括多个第一沟槽和至少一个第二沟槽，该第一沟槽 位于有源区，用于形成有源区沟槽栅，该第二沟槽用于形成与栅金属相连的沟槽栅； 第一绝缘层，衬于所述多个沟槽中； 导电区域，位于靠近所述第一绝缘层的多个沟槽中；第二导电类型的体区，位于所述外延层的上部分，且所述第二导电类型与所述第一 导电类型相反；第一导电类型的源区，位于所述体区的上部分，所述源区的多数载流子浓度高于所 述外延层；第二绝缘层，该第二绝缘层覆盖在所述外延层和外延层中沟槽栅的上表面； 沟槽式源体接触区，形成于源体接触沟槽中，该沟槽式源体接触区穿过所述第二绝 缘层、所述源区并延伸入所述体区；沟槽式栅接触区，形成于栅接触沟槽中，该沟槽式栅接触区穿过所述第二绝缘层并 与所述第二沟槽中的导电区域形成平面接触，即所述沟槽式栅接触区延伸入所述第二沟 槽中导电区域的深度(Cdpoly)为零。3.根据权利要求1或2所述沟槽MOSFET，还包括第一导电类型的掺杂区，该掺杂区 包围所述第一沟槽和所述第二沟槽的底部，并且该掺杂区多数载流子的浓度高于所述外 延层。4.根据权利要求1或2所述沟槽MOSFET，其中所述第二沟槽的宽度大于或等于所述第一沟槽的宽度。5.根据权利要求1或2所述沟槽MOSFET，其中所述导电区域为掺杂的多晶硅。6.根据权利要求1或2所述沟槽MOSFET，其中所述第一绝缘层位于所述第一沟槽和 所述第二沟槽底部的厚度大于或等于其沿所述第一沟槽和所述第二沟槽侧壁的厚度。7.根据权利要求1或2所述沟槽MOSFET，还包括第二导电类型的体接触区，该体接 触区位于所述体区，且包围所述沟槽式源体接触区的底部，并且该体接触区的多数载流 子掺杂浓度高于所述体区。8.根据权利要求1或2所述沟槽MOSFET，还包括源金属层，该源金属层位于所述第 二绝缘层之上，通过所述沟槽式源体接触区与所述源区和所述体区形成电气接触。9....

【专利技术属性】
技术研发人员：谢福渊，
申请(专利权)人：力士科技股份有限公司，
类型：发明
国别省市：71