ＬＤＭＯＳ及其制造方法技术

本发明专利技术公开了一种ＬＤＭＯＳ，在传统ＬＤＭＯＳ结构的基础上增加：阱（１２）中靠近沟槽（１３）的侧壁和底部处具有轻掺杂区（３０），轻掺杂区（３０）与阱（１２）的掺杂类型相同且轻掺杂区（３０）的掺杂浓度更小。本发明专利技术还公开了所述ＬＤＭＯＳ的制造方法。传统ＬＤＭＯＳ的漂移区为阱（１２），本发明专利技术ＬＤＭＯＳ的漂移区为阱（１２）和轻掺杂区（３０）。这样本发明专利技术ＬＤＭＯＳ便可降低沟道在垂直和水平方向上的电场，从而减小了漂移区的电子碰撞强度，使热载流子注入效应得到抑制，提高了ＬＤＭＯＳ器件的安全工作区和可靠性。

【技术实现步骤摘要】

本专利技术涉及一种电子器件及其制造方法，特别是涉及一种LDMOS及其制造方法。
技术介绍
LDMOSdaterally diffused M0SFET，横向扩散MOS晶体管)广泛用于射频、微波 领域的功率放大器。请参阅图1，这是一种用BCD (bipolar、CM0S和DM0S)工艺制造的η型LDMOS的现 有结构示意图。在P型硅衬底10之上分别是P型外延层11和η阱12。η阱12的厚度例 如为4 5 μ m。η阱12中具有沟槽13、ρ阱16和η型重掺杂漏区22。ρ讲16和η型重掺 杂漏区22分别在沟槽13的两侧且均不与沟槽13相重合(即均与沟槽13相距一定距离)。 沟槽13的侧壁和底部具有衬垫氧化层14，沟槽13内填充有浅槽隔离结构15。ρ阱16内具 有η型重掺杂源区21和η型轻掺杂区19，η型重掺杂源区21的掺杂浓度大于η型轻掺杂 区19的掺杂浓度。η型重掺杂漏区22的掺杂浓度大于η阱12的掺杂浓度。η阱12之上分 别是栅氧化层17和多晶硅栅极18，多晶硅栅极18的一侧在浅槽隔离结构15的上方，另一 侧在P阱16的上方。多晶硅栅极18的两侧具有侧墙20a，上方具有介质20b，侧墙20a、介 质20b与栅氧化层17 —起构成多晶硅栅极18的隔离结构。该LDMOS的漂移区为η阱12。ρ型LDMOS的现有结构与η型LDMOS相同，只是各部分的掺杂类型相反。上述LDMOS的制造方法包括如下步骤，以η型LDMOS为例第1步，请参阅图2a，在ρ型衬底10上外延生长一层ρ型外延层11，再在ρ型外 延层11中注入η型杂质，从而在P型外延层11的表面形成掺杂浓度高的η阱12，离子注入 后进行高温退火，η阱12最终的厚度约为4 5 μ m。通常在离子注入工艺之后都会进行高 温炉退火或快速热退火(RTA)工艺，本申请文件中其他离子注入工艺之后将不再特别注明 退火工艺。第2步，请参阅图2b，先在η阱12表面以浅槽隔离(STI)工艺刻蚀出一个沟槽13， 在沟槽13的侧壁和底部氧化生长一层衬垫氧化层14，再以化学气相淀积(CVD)工艺在硅 片表面淀积一层氧化硅，该层氧化硅至少将沟槽13填充满，最后以化学机械抛光(CMP)工 艺将所淀积的氧化硅研磨至与η阱12上表面齐平，此时在沟槽13内形成了浅槽隔离结构 15。进行ρ型离子注入，在η阱12中形成ρ阱16，ρ阱16在浅槽隔离结构15的一侧且两者之间具有一定距离。第3步，请参阅图2c，先在硅片表面生长一层氧化硅，再在氧化硅之上淀积一层多 晶硅，刻蚀该层多晶硅和氧化硅从而形成多晶硅栅极18和栅氧化层17。多晶硅栅极18的 一侧在浅槽隔离结构15之上，另一侧在ρ阱16之上。在多晶硅栅极18靠近ρ阱16的一 侧进行η型杂质的轻掺杂漏注入(LDD)，从而在ρ阱16中形成η型轻掺杂区19。在硅片表面淀积一层介质，该层介质高于多晶硅栅极18的上表面。反刻该层介 质，在多晶硅栅极18的两侧形成侧墙20a，在多晶硅栅极18的上方形成介质20b，侧墙20a与介质20b连为一体。侧墙20a的一侧在浅槽隔离结构15之上，另一侧在ρ阱16之上。第4步，请参阅图1，在侧墙20a靠近P阱16的一侧进行η型杂质的重掺杂源注 入，从而在P阱16中形成η型重掺杂源区21，η型重掺杂源区21的掺杂浓度大于η型轻掺 杂区10的掺杂浓度。在浅槽隔离结构15远离ρ阱16的一侧进行η型杂质的重掺杂漏注 入，从而在η阱12中形成η型重掺杂漏区22，η型重掺杂漏区22的掺杂浓度大于η阱12 的掺杂浓度，η型重掺杂漏区22与浅槽隔离结构15之间具有一定距离。上述LDMOS的漂移区为η阱12，源端除了 η型重掺杂源区21之外还包括η型轻掺 杂区19，η型重掺杂漏区22位于η阱12中，这些结构都有助于改善LDMOS的热载流子注入 效应(Hot Carrier Injection Effect)。可是当上述LDMOS器件的漏端电压较高时，沟道 区域的载流子(电子和空穴)仍然比较容易获得高动能，从而注入到上面的栅氧化层中，引 起LDMOS器件的阈值电压漂移、跨导降低、驱动能力下降能性能参数的衰退。
技术实现思路
本专利技术所要解决的技术问题是提供一种LDMOS器件，可以有效改善现有LDMOS器 件的热载流子注入效应问题。为此本专利技术还有提供所述LDMOS器件的制造方法。为解决上述技术问题，本专利技术LDMOS自下而上分别包括衬底10、外延层11和阱 12，外延层11与衬底10的掺杂类型相同，阱12与外延层11的掺杂类型相反；阱12中具有沟槽13、阱16和重掺杂漏区22，阱16和重掺杂漏区22分别在沟槽 13的两侧且均不与沟槽13相重合；沟槽13的侧壁和底部具有衬垫氧化层14，沟槽13内填充有浅槽隔离结构15 ；阱16与阱12的掺杂类型相反，阱16的厚度小于阱12的厚度，阱16内具有重掺 杂源区21和轻掺杂区19，重掺杂源区21与阱16的掺杂类型相反，重掺杂源区21和轻掺杂 区19的掺杂类型相同且重掺杂源区21的掺杂浓度更大；重掺杂漏区22与阱12的掺杂类型相同且重掺杂漏区22的掺杂浓度更大；阱12之上分别是栅氧化层17和多晶硅栅极18，多晶硅栅极18的一侧在浅槽隔离 结构15的上方，另一侧在ρ阱16的上方；多晶硅栅极18的两侧具有侧墙20a，多晶硅栅极18的上方具有介质20b ；所述阱12中靠近沟槽13的侧壁和底部处具有轻掺杂区30，轻掺杂区30与阱12 的掺杂类型相同且轻掺杂区30的掺杂浓度更小。上述LDMOS的制造方法包括如下步骤第1步，在衬底10上外延生长一层与衬底10的掺杂类型相同的外延层11，在外延 层11中进行离子注入，从而在外延层11表面形成与外延层11掺杂类型相反的阱12 ；第2步，在阱12表面刻蚀出一个沟槽13，在沟槽13的侧壁和底部氧化生长一层 衬垫氧化层14，再在硅片表面淀积一层介质，该层介质至少将沟槽13填充满，再将所淀积 的介质研磨至与阱12上表面齐平，此时在沟槽13内形成了浅槽隔离结构15 ；在阱12中进行离子注入形成阱16，阱16在浅槽隔离结构15的一侧且两者不重 合，阱16的掺杂类型与阱12相反；第3步，在硅片表面生长一层氧化硅，再淀积一层多晶硅，刻蚀该层多晶硅和氧化 硅从而形成多晶硅栅极18和栅氧化层17 ；多晶硅栅极18的一侧在浅槽隔离结构15之上，另一侧在阱16之上；在多晶硅栅极18靠近阱16的一侧进行轻掺杂漏注入，从而在阱16中形成与阱16 掺杂类型相反的轻掺杂区19 ；在硅片表面淀积一层介质，该层氧化硅高于多晶硅栅极18的上表面；反刻该层介 质，在多晶硅栅极18的两侧形成侧墙20a，在多晶硅栅极18的上方形成介质20b ；第4步，在侧墙20a靠近阱16的一侧进行重掺杂源注入，从而在阱16中形成与阱 16掺杂类型相反的重掺杂源区21 ；在浅槽隔离结构15远离阱16的一侧进行重掺杂漏注 入，从而在阱12中形成与阱12掺杂类型相同、掺杂浓度更高的重掺杂漏区22，重掺杂漏区 22与浅槽隔离结构15不重合；所述方法第2步中，在刻蚀出沟槽13和在沟槽13的侧壁和底部生长衬垫氧化层 14之间还包括对沟槽13的侧壁和底部进行离子注入，离子注入类型与阱12相反，从而在 阱12的靠近沟槽13的侧壁和底部处形成轻掺杂本文档来自技高网...

【技术保护点】
一种ＬＤＭＯＳ，自下而上分别包括衬底（１０）、外延层（１１）和阱（１２），外延层（１１）与衬底（１０）的掺杂类型相同，阱（１２）与外延层（１１）的掺杂类型相反；阱（１２）中具有沟槽（１３）、阱（１６）和重掺杂漏区（２２），阱（１６）和重掺杂漏区（２２）分别在沟槽（１３）的两侧且均不与沟槽（１３）相重合；沟槽（１３）的侧壁和底部具有衬垫氧化层（１４），沟槽（１３）内填充有浅槽隔离结构（１５）；阱（１６）与阱（１２）的掺杂类型相反，阱（１６）的深度小于阱（１２）的深度，阱（１６）内具有重掺杂源区（２１）和轻掺杂区（１９），重掺杂源区（２１）与阱（１６）的掺杂类型相反，重掺杂源区（２１）和轻掺杂区（１９）的掺杂类型相同且重掺杂源区（２１）的掺杂浓度更大；重掺杂漏区（２２）与阱（１２）的掺杂类型相同且但重掺杂漏区（２２）的掺杂浓度更大；阱（１２）之上分别是栅氧化层（１７）和多晶硅栅极（１８），多晶硅栅极（１８）的一侧在浅槽隔离结构（１５）的上方，另一侧在阱（１６）的上方；多晶硅栅极（１８）的两侧具有侧墙（２０ａ），多晶硅栅极（１８）的上方具有介质（２０ｂ）；其特征是：所述阱（１２）中靠近沟槽（１３）的侧壁和底部处具有轻掺杂区（３０），轻掺杂区（３０）与阱（１２）的掺杂类型相同且轻掺杂区（３０）的掺杂浓度更小。...

【技术特征摘要】

【专利技术属性】
技术研发人员：张帅，戚丽娜，吕赵鸿，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31