一种高压ＬＤＭＯＳ器件制造技术

本发明专利技术公开了一种高压ＬＤＭＯＳ器件，包括栅极（２２）和漏极（２３），所述漏极（２３）在低压Ｎ阱（１３２）内，所述低压Ｎ阱（１３２）在高压Ｎ阱（１２２）内，所述高压Ｎ阱（１２２）之上且在栅极（２２）和漏极（２３）之间的部分具有氧化硅（１６１），所述氧化硅（１６１）之上具有多晶硅（１７１），所述氧化硅（１６１）和多晶硅（１７１）的两侧壁具有氮化硅侧墙（１８）。本发明专利技术一方面可以避免传统高压ＬＤＭＯＳ器件的“鸟嘴”结构（１４１）引起的热载流子效应变差和器件的Ｓｎａｐｂａｃｋ击穿。另一方面可以实现“场极板效应”，降低漏极（２３）ＰＮ结附近的电场强度，从而能满足高的击穿电压。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路结构，特别是涉及一种MOS晶体管。
技术介绍
随着半导体技术的不断发展，高压LDMOS (横向扩散MOS晶体管，LateralDiffuse MOS Transistor)器件的应用也日益广泛，同时也对高压LDMOS器件的性能提出更高的要 求，高压器件的漏电流引起的产品功耗问题越来越受到了广泛的关注。 请参阅图1 ，高压LDMOS器件包括N型埋层10和N型外延层11 。 N型外延层11中 包括高压P阱121和高压N阱122，还包括低压P阱131和低压N阱132。场氧化层14在 P型有源区152夕卜侧、低压P阱131中P型有源区152和N型有源区151的中间、高压N阱 122的中间、低压N阱132中N型有源区151外侧。低压P阱131内的N型有源区151为该 L匿0S器件的源极21。低压N阱132内的N型有源区151为该LDMOS器件的漏极23。源 极21和漏极23之间区域的上方有栅极22。栅极22的下方有栅氧化层16。栅极22和栅 氧化层16的一侧壁有氮化硅侧墙18与源级21隔离。栅极22和栅氧化层16的另一侧底 部有场氧化层14与漏极23隔离。 高压L匿OS器件最重要的特点就是引入了场氧化层14和漂移区101，高压N阱 122、低压N阱132、漏极23构成了高压LDMOS器件的漂移区IOI，如图l所示。其目的是为 了改善电场的分布。但在高压N阱122中间的、用于隔离栅极21和漏极23的场氧化层14， 其"鸟嘴"(bird beak)状边缘141处的电场很强，因碰撞产生的电子空穴对也逐渐增加，流 向衬底的漏电流Isub逐渐变大，导致热载流子效应(hot carrier effect)变差。同时，流 向衬底的漏电流Isub会造成寄生的NPN晶体管开启，引起器件的Sn即back击穿。
技术实现思路
本专利技术所要解决的技术问题是提供一种高压LDM0S器件，该器件可以满足高击穿 电压。 为解决上述技术问题，本专利技术高压L匿0S器件，包括栅极22和漏极23，所述漏极 23在低压N阱132内，所述低压N阱132在高压N阱122内，所述高压N阱122之上且在栅 极22和漏极23之间的部分具有氧化硅161，所述氧化硅161之上具有多晶硅171，所述氧 化硅161和多晶硅171的两侧壁具有氮化硅侧墙18。 本专利技术一方面取消了现有高压L匿0S器件的栅极22和漏极23之间的场氧化层 14，从而避免了场氧化层14的"鸟嘴"结构141引起的热载流子效应变差和器件的Sn即back 击穿。另一方面在漂移区101增加了额外的多晶硅171实现"场极板效应"，降低漏极23PN 结附近的电场强度，从而能满足高的击穿电压。附图说明 下面结合附图和实施例对本专利技术作进一步详细的说明3 图1是现有的高压L匿0S器件的硅片剖面示意图； 图2是本专利技术高压L匿0S器件的硅片剖面示意图。 图中附图标记为10-N型埋层；101-漂移区；11-N型外延层；121-高压P阱；122-高压N阱；131-低压P阱；132-低压N阱；14-场氧化层；141-鸟嘴结构；151-N型有源区；152-P型有源区；16、161-氧化硅；17、171-多晶硅；18-氮化硅；21-源极；22-栅极；23-漏极。 具体实施例方式请参阅图2，本专利技术高压L匿0S器件包括 N型埋层10，在该LDM0S器件最下方； N型外延层ll，在N型埋层IO之上； N型外延层11中包括水平排列的高压P阱121和高压N阱122 ; 低压P阱131，在高压P阱121内，或者在高压P阱121及临近的N型外延层11内； 低压N阱132，在高压N阱122内； 场氧化层14，分别在在P型有源区152夕卜侧、低压P阱131中P型有源区152和N 型有源区151的中间、低压N阱132中N型有源区151外侧。 N型有源区151，分别在低压P阱131和低压N阱132内；其中在低压P阱131内的 N型有源区151为该L匿0S器件的源极21，在低压N阱132内的N型有源区151为该L匿0S 器件的漏极23 ; P型有源区152，在低压P阱131内； 氧化硅16，在低压P阱131的上方且在源极21和漏极23之间，氧化硅16为该 LDM0S器件的栅氧化层； 多晶硅17，在氧化硅16之上，多晶硅17为该L匿0S器件的栅极22 ; 氧化硅161，在高压N阱122的上方且在栅极22和漏极23之间的部分； 多晶硅171，在氧化硅161之上； 氮化硅侧墙18，在栅氧化层16和栅极22的两侧壁，还在氧化硅161和多晶硅171 的两侧壁。 上述高压LDM0S器件中，高压N阱122、低压N阱132、漏极23构成了高压LDM0S 器件的漂移区101，如图2所示。现有的高压L匿0S器件在栅极22和漏极23之间有场氧 化层14作隔离。而本专利技术中，高压N阱122或低压N阱132之上且在栅极22和漏极23之 间的部分仅有氧化硅161、多晶硅171和氮化硅侧墙18，没有场氧化层或浅槽隔离(STI)结 构。因此本专利技术可以消除现有的高压U)MOS器件中，栅漏之间的场氧化层14边缘处"鸟嘴" 结构141带来的不利影响。 本专利技术中，栅极22和栅氧化层16始终保证在漂移区101之外区域的上方。多晶 硅171和氧化硅161始终保证在漂移区101的上方。现有的高压LDM0S器件中，栅极22和 栅氧化层16延伸到漂移区101的上方，栅极22的延伸部分即用来实现"场极板效应"。本 专利技术中，栅极22仅局限于漂移区之外，但通过在漂移区101上方增加额外的多晶硅171来 实现"场极板效应"，降低电场强度，从而能满足高的击穿电压。 本专利技术高压LDM0S器件的制造工艺简单易行，只需在现有的高压LDMOS器件的制 造工艺上进行细微改动即可。首先，取消制造栅漏之间的场氧化层或浅槽隔离结构。其次， 在刻蚀栅极时采取新的掩模版，从而能同时刻蚀出栅极22和多晶硅171。其余工艺都与现 有的高压LDMOS器件的制造工艺相同。权利要求一种高压LDMOS器件，包括栅极(22)和漏极(23)，所述漏极(23)在低压N阱(132)内，所述低压N阱(132)在高压N阱(122)内，其特征是所述高压N阱(122)之上且在栅极(22)和漏极(23)之间的部分具有氧化硅(161)，所述氧化硅(161)之上具有多晶硅(171)，所述氧化硅(161)和多晶硅(171)的两侧壁具有氮化硅侧墙(18)。2. 根据权利要求1所述的高压LDMOS器件，其特征是所述高压N阱(122)或低压N阱 (132)之上且在栅极(22)和漏极(23)之间的部分仅有氧化硅(161)、多晶硅(171)和氮化 硅侧墙(18)。3. 根据权利要求l所述的高压LDMOS器件，其特征是所述多晶硅(171)和氧化硅 (161)仅在漂移区(101)的上方。4. 根据权利要求l所述的高压U)MOS器件，其特征是所述栅极(22)和栅氧化层(16) 仅在漂移区(101)之外区域的上方。全文摘要本专利技术公开了一种高压LDMOS器件，包括栅极(22)和漏极(23)，所述漏极(23)在低压N阱(132)内，所述低压N阱(132)在高压N阱(122)内，所述高压N阱(122)之上且在栅极(22)和漏极(23)之间的本文档来自技高网...

【技术保护点】
一种高压ＬＤＭＯＳ器件，包括栅极（２２）和漏极（２３），所述漏极（２３）在低压Ｎ阱（１３２）内，所述低压Ｎ阱（１３２）在高压Ｎ阱（１２２）内，其特征是：所述高压Ｎ阱（１２２）之上且在栅极（２２）和漏极（２３）之间的部分具有氧化硅（１６１），所述氧化硅（１６１）之上具有多晶硅（１７１），所述氧化硅（１６１）和多晶硅（１７１）的两侧壁具有氮化硅侧墙（１８）。

【技术特征摘要】

【专利技术属性】
技术研发人员：钱文生，丁宇，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]