The invention provides a MOS tube capable of reducing the plasma damage effect, which is fabricated on a silicon substrate with a gate source drain and a grid metal pad and a substrate metal pad respectively connected to the gate and the silicon substrate. The existing technology only set the jumper in the metal gate metal pad, when the minimum feature size and gate oxide thickness continuously decreases, effect of plasma damage the substrate metal pads on the adverse effects on the quality and reliability of the MOS tube is more and more big. The grid metal pad of the present invention from the first layer of wire is separated into two parts, and the first layer of wire separation respectively and the two part is connected with the first and second guide line, the first metal jumper cross the first and second conductors between the substrate metal pad from the first layer of wire. Separated into two parts, and the first layer of wire separation respectively and two parts by connecting the third and fourth line segments, second metal jumpers cross the third and fourth line segments. The invention can greatly improve the quality and reliability of the MOS tube.
【技术实现步骤摘要】
本专利技术涉及半导体制造领域，尤其涉及一种可减小等离子体损伤效应的MOS管。背景技木在半导体制造领域，刻蚀工艺、离子注入工艺和化学气相沉积工艺等诸多 工艺中都会用到等离子体，理论上等离子体总的对外电性应该是呈现中性的， 也就是说正离子和负离子是等量的，但实际上进入晶圆的正负离子在局部区域 并不是等量的，如此就会产生大量游离的电荷。晶圆中的金属导线或者多晶硅 (polysil icon)等导体就^象天线，其可收集该些游离的电荷，该些天线越长，收 集的电荷越多，当收集的电荷多到一定程度时，就会放电，上述现象就是通常 所说的等离子体损伤效应。随着半导体器件最小特征尺寸的不断减小，金属氧 化物半导体场效应晶体管(简称M0S管)栅氧化层的厚度也不断减小。该些游 离电荷所产生的放电易在M0S管栅氧化层上产生等离子损伤，从而增大了 M0S 管的漏电，严重时会造成MOS管的报废。参见图l，其显示了现有技术一中的MOS管的组成结构示意图，如图所示， MOS管制作在硅衬底1上，且其具有栅源漏极G、 S和D以及设置在金属层M中 并分别与栅极G和硅衬底1相连的栅极金属垫Pl和衬底金...
【技术保护点】
一种可减小等离子体损伤效应的ＭＯＳ管，制作在硅衬底上，其具有栅源漏极以及设置在金属层中且分别与栅极和硅衬底连接的栅极金属垫和衬底金属垫，该栅极金属垫从其第一层导线处分离为上下两部分，且其第一层导线分离为分别与该上下两部分连接的第一和第二导线段，第一金属跳线跨设在该第一和第二导线段间，其特征在于，该衬底金属垫从其第一层导线处分离为上下两部分，且其第一层导线分离为分别与该上下两部分连接的第三和第四导线段，第二金属跳线跨设在该第三和第四导线段间。
【技术特征摘要】
【专利技术属性】
技术研发人员：陆黎明，赵永，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。