本发明专利技术提供了一种减小器件负偏压温度不稳定性效应的方法及器件制造方法。根据本发明专利技术的减小器件负偏压温度不稳定性效应的方法包括：在光刻以形成MOS半导体器件的多晶硅栅极之前，对多晶硅执行氘掺杂，并且在光刻以形成MOS半导体器件的多晶硅栅极之后，形成栅极侧墙。根据本发明专利技术，通过在多晶硅淀积后的离子注入工艺中注入氘(D)，把氘注入到SiO2/Si界面形成Si-D键，用以钝化SiO2/Si界面的Si悬挂键，也可以取代器件中原有的Si-H键，随着Si悬挂键被D钝化，原有的Si悬挂键正电荷中心不再具有电性，而且Si-D键不易断裂，从而提高PMOS器件中的NBTI性能，进而提高PMOS器件性能。
【技术实现步骤摘要】
本专利技术涉及半导体制造领域，更具体地说，本专利技术涉及ー种减小器件负偏压温度不稳定性效应的方法以及采用了该减小器件负偏压温度不稳定性效应的方法的半导体器件制造方法。
技术介绍
随着超大規模集成电路技术的迅速发展，MOSFET (金属-氧化物-半导体场效应晶体管，简称M0S)器件的尺寸在不断减小。由于MOS晶体管尺寸的急剧减小，栅氧化层的厚度减小至2nm甚至更薄。在MOS器件按比例縮小尺寸的同时，工作电压并未相应地等比例降低，这使得 MOS器件的沟道电场和氧化层电场显著增加，负偏压温度不稳定性(NBTI Negative BiasTemperature Instability)效应引起的退化日益显著。负偏压温度不稳定性(NBTI),通常指PMOS管在高温、强场负栅压作用下表现得器件性能退化，电性温度在80-250度的范围内，如图I所示，其中，示出了 PMOS布置在衬底的N阱N-Well中、衬底电压Vsub = 0V、源极电压Vs =漏极电压Vd = 0V、栅极电压大于OV的情況。NBTI退化表现为器件的关态电流(Ioff)増大，阈值电压(Vth)负向漂移，跨导(Gm)和漏电流(Ids)减小等。此外，为了提高晶体管性能，减小栅氧化层的漏电流，在栅氧化层中引入N原子已经成为ー种エ艺标准，但是，N原子的引入在一定程度上加剧了器件NBTI退化。在对NBTI退化机理的研究中，普遍认为是Si02/Si界面发生的电化学反应引起的。在NBTI应カ过程中，氧化层固定电荷和由于表面空穴參与而产生的界面陷阱(Si3SSi)与是引起NBTI效应的主要原因。而在固定电荷和界面陷阱造成的NBTI效应中Si-H键都起了关键的作用。在NBTI应カ条件下，空穴在电场的作用下可以使Si-H键分解，从而形成界面陷讲，如图2所示(示出Silicon(IOO)界面和Silicon(Ill)界面)，造成器件的退化。反应方程式如下Si3 = SiH — Si3 = Si +H0界面陷阱Si3 = SiH+H+ — Si3 = Si +H2O3 = SiH — O3 = Si +H0氧化层电荷O3 三— O3 三 Si +H2但是在CMOS (互补金属-氧化物-半导体)器件栅氧化层中H作为固定电荷和界面陷阱中Si的主要成键物质，是最常见和不可避免的杂质，并在NBTI反应过程中起主要作用。在现在的CMOSエ艺流程中，已经采取了相关措施来抑制NBTI效应。比如在Si02/Si界面处通过氘的缺陷钝化，在提高器件可靠性方面有很大优势。因为根据动态同位素效应，打破与氘形成的Si-D键比与氢形成的Si-H键更困难ー些。但是，在エ艺中实现这种钝化中也存在着重要的问题。在已有的生产线上，通常是通过栅氧化层在氘中退火来完成界面的氘化。但是随着退火的完成，在随后的エ艺中随着温度的升高，将使氘从界面扩散出去，并因而降低了氘所带来的优点。也可以在氘退火之后，通过在栅极之上増加一个扩散阻挡帽(例如，氮化物帽)来保存氘，但是该帽层増加了エ艺复杂度和成本。此外，也有在生产线后段之后执行界面的氘化，但是由于在多晶硅淀积之后以及后端的エ艺中诸如膜淀积、刻蚀、离子注入和清洗等中存在氢，大多数界面缺陷可能已经被氢钝化，所以在上后端エ艺之后执行氘退火会导致低氘化效率。 因此，如何提供一种可减小NBTI效应的PMOS管制作方法，已成为业界亟待解决的技术问题。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术中存在上述缺陷，提供ー种减小器件负偏压温度不稳定性效应的方法以及采用了该减小器件负偏压温度不稳定性效应的方法的半导体器件制造方法。根据本专利技术的第一方面，提供了ー种减小器件负偏压温度不稳定性效应的方法，其包括在光刻以形成MOS半导体器件的多晶硅栅极之前，对多晶硅执行氘掺杂，并且在光刻以形成MOS半导体器件的多晶硅栅极之后，形成栅极侧墙。优选地，所述MOS半导体器件为P型MOS半导体器件。优选地，在对多晶硅执行氘掺杂的步骤中，通过多晶硅的离子注入エ艺执行氘掺杂。优选地，在对多晶硅执行氘掺杂的步骤中，使氘进入多晶硅栅Si02/Si界面形成Si-D键，钝化Si02/Si界面的Si悬挂键，或者取代器件中原有的Si-H键。优选地，在对多晶硅执行氘掺杂的步骤中，控制离子注入的剂量和能量，以使氘在靠近SiO2ZSi界面或者其附近，并且在界面处氘的浓度达到最高。根据本专利技术的第二方面，提供了一种半导体器件制造方法，其包括进行阱注入形成阱；制作栅极绝缘层；栅极多晶硅的淀积；光刻以形成MOS半导体器件的多晶硅栅极；形成栅极侧墙；形成掺杂源漏结构；源漏注入形成源漏扱；以及制作金属前介质、通孔、金属插塞和金属层；其中所述半导体器件制造方法还包括在光刻以形成MOS半导体器件的多晶硅栅极之前，对多晶硅执行氘掺杂，并且在光刻以形成MOS半导体器件的多晶硅栅极之后，形成栅极侧墙。优选地，所述MOS半导体器件为P型MOS半导体器件。优选地，在对多晶硅执行氘掺杂的步骤中，通过多晶硅的离子注入エ艺执行氘掺杂。优选地，在对多晶硅执行氘掺杂的步骤中，使氘进入多晶硅栅Si02/Si界面形成Si-D键，钝化Si02/Si界面的Si悬挂键，或者取代器件中原有的Si-H键。优选地，在对多晶硅执行氘掺杂的步骤中，控制离子注入的剂量和能量，以使氘在靠近Si02/Si界面或者其附近，并且在界面处氘的浓度达到最高。根据本专利技术，根据本专利技术，通过在多晶硅淀积后的离子注入エ艺中增加氘，把氘注入到Si02/Si界面形成Si-D键，用以钝化Si02/Si界面的Si悬挂键，也可以取代器件中原有的Si-H键，随着Si悬挂键被D钝化，原有的Si悬挂键正电荷中心不再具有电性，而且Si-D键不易断裂，从而提高PMOS器件中的NBTI性能，进而提高PMOS器件性能。附图说明结合附图，并通过參考下面的详细描述，将会更容易地对本专利技术有更完整的理解并且更容易地理解其伴随的优点和特征，其中图I是示出了 NBTI效应示意图。 图2是Si/Si02界面的成键结构。图3是根据本专利技术实施例的エ艺的制作流程图。 需要说明的是，附图用于说明本专利技术，而非限制本专利技术。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。具体实施例方式为了使本专利技术的内容更加清楚和易懂，下面结合具体实施例和附图对本专利技术的内容进行详细描述。下面将參考图3来详细描述本专利技术的实施例。图3是根据本专利技术实施例的エ艺的制作流程图。參见图3，首先进行步骤S10，进行阱注入形成N型阱。在本实施例中，例如可通过磷掺杂形成N阱。接着进行步骤S11，制作栅极绝缘层，其中栅极绝缘层为氮氧化硅或氧化硅。接着继续步骤S12，进行栅极的淀积，淀积的材料是多晶硅。接着继续步骤S13，用离子注入机进行多晶硅的氘离子的掺杂。如中国专利ZL200610072641. 3 (公开号CN 1870243A，专利技术名称“具有氘化掩埋层的半导体衬底和器件”) 所述，对Si材料实行氘的注入是完全可行的。这ー步使用至少ー个包含氘的化学物质来形成该离子。例如D2, D2O, ND3或者CD4。优选地，在该步骤中，最好控制离子注入的剂量和能量，使氘在靠近Si02/Si界面或者其附近，并且在界面处氘的浓度本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种减小器件负偏压温度不稳定性效应的方法，其特征在于包括在光刻以形成MOS半导体器件的多晶硅栅极之前，对多晶硅执行氘掺杂，并且在光刻以形成MOS半导体器件的多晶硅栅极之后，形成栅极侧墙。2.根据权利要求I所述的减小器件负偏压温度不稳定性效应的方法，其特征在于，所述M0s半导体器件为P型M0S半导体器件。3.根据权利要求I或2所述的减小器件负偏压温度不稳定性效应的方法，其特征在于，在对多晶硅执行氘掺杂的步骤中，通过多晶硅的离子注入工艺执行氘掺杂。4.根据权利要求3所述的减小器件负偏压温度不稳定性效应的方法，其特征在于，在对多晶硅执行氘掺杂的步骤中，使氘进入多晶硅栅Si02/Si界面形成Si-D键，钝化Si02/Si界面的Si悬挂键，或者取代器件中原有的Si-H键。5.根据权利要求I或2所述的减小器件负偏压温度不稳定性效应的方法，其特征在于，在对多晶硅执行氘掺杂的步骤中，控制离子注入的剂量和能量，以使氘在靠近Si02/Si界面或者其附近，并且在界面处氘的浓度达到最高。6.一种半导体器件制造方法，其包括 进行阱注入形成阱； 制作栅极绝缘层； 栅极...
【专利技术属性】
技术研发人员：张冬明，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。