基于NMOS的OTP器件的制造方法技术

本发明专利技术公开了一种基于NMOS的OTP器件的制造方法，将现有的基于NMOS的OTP器件中，由栅氧化层残余和衬垫氧化层共同构成的隧穿氧化层，改为仅有热氧化生长工艺生长，由此不仅提高了隧穿氧化层的致密度，还可降低隧穿氧化层的厚度，从而有利于提升OTP器件的编程能力和可靠性。

【技术实现步骤摘要】

本专利技术涉及一种OTP (one-time programmable memory,一次可编程存储器)器件。
技术介绍
请参阅图1，这是一种基于NMOS的单晶体管结构的OTP器件的单元结构。在P型娃衬底10中具有P讲ll，p讲11之上具有多晶娃棚极13。多晶娃棚极13和P讲11之间为栅氧化层(gate oxide) 12。多晶硅栅极13的两侧具有氮化硅侧墙14。氮化硅侧墙14与P阱11之间为隧穿氧化 层(tunnel oxide) 121。氮化硅侧墙14外侧下方的p阱11中具有源漏注入区15。该OTP器件是将HCI (Hot carrier inject，热载流子注入效应)产生的热电子存储于氮化硅侧墙14中实现编程，而隧穿氧化层121的质量与厚度直接影响OTP器件的编程能力以及数据可靠性。请参阅图3，现有的基于NMOS的OTP器件的制造方法包括如下步骤第I步，在具有P阱的硅衬底上先生长一层氧化硅12，再淀积一层多晶硅13，刻蚀该层多晶硅13以氧化硅12作为刻蚀终点。刻蚀后剩余的多晶硅13作为栅极，剩余的氧化硅12作为栅氧化层。实际工艺中氧化硅12也会被部分刻蚀，从而在多晶硅栅极13两侧形成氧化硅残留121a。第2步，在多晶硅栅极13的仅一侧下方的P阱中以轻掺杂漏注入(LDD)工艺形成η型轻掺杂区，然后用LPCVD (低压化学气相淀积)工艺硅片表面形成一层衬垫氧化层(liner oxide) 121b，在多晶硅栅极13两侧的氧化硅残留121a与该衬垫氧化层121b共同构成了隧穿氧化层121。衬垫氧化层121b通常采用HTO(High Temperature Oxidation,高温热氧化)反应来制造。第3步，在硅片表面淀积一层氮化硅14，刻蚀后形成氮化硅侧墙14。在氮化硅侧墙14的外侧下方的P阱中通过源漏注入工艺形成η型重掺杂区即源漏注入区。上述方法制造出来的单晶体管结构的OTP器件往往性能不够理想，主要是编程能力和数据的可靠性方面，主要原因在于其一,衬垫氧化层121b的厚度一般大于5θΑ，再薄的话对于均勻度(Uniformity)的控制就很难。加上在多晶硅栅极刻蚀过程中残留的氧化硅121a，最后形成的隧穿氧化层121的厚度往往大于100A。本领域一般技术人员均知，过厚的隧穿氧化层不利于HCI编程效率的提闻。其二，隧穿氧化层121由下层的栅氧化层残余121a和上层的衬垫氧化层121b组成，而HTO工艺形成的衬垫氧化层121b的致密度比热氧化生长形成的栅氧化层121a差的多。因此OTP器件应用时的可靠性如耐久性(Endurance)、数据保持能力(Date retention)就受限于工艺形成的衬垫氧化层121b的质量。
技术实现思路
本专利技术所要解决的技术问题是提供一种基于NMOS的单晶体管结构的OTP器件的制造方法，该方法可以形成致密度较高的隧穿氧化层，从而提升OTP器件的编程能力以及数据可靠性。为解决上述技术问题，本专利技术基于匪OS的OTP器件的制造方法包括如下步骤第I步，在具有P阱的硅衬底上先生长一层氧化硅，再淀积一层多晶硅，刻蚀该层多晶硅以氧化硅作为刻蚀终点；刻蚀后剩余的多晶硅作为栅极，剩余的氧化硅作为栅氧化层；在多晶硅栅极两侧的氧化硅被部分刻蚀形成栅氧化层残留；第2步，在多晶硅栅极的仅一侧下方 的P阱中以轻掺杂漏注入工艺形成η型轻掺杂区，然后用LPCVD工艺中的HTO工艺在硅片表面形成一层衬垫氧化层；第3步，采用湿法刻蚀工艺将多晶硅栅极两侧下方的衬垫氧化层和栅氧化层残留去除；第4步，在多晶硅栅极的侧壁和硅片表面采用热氧化生长工艺生长一层 ο ιοοΑ厚度的氧化硅，该层氧化硅作为隧穿氧化层；第5步，在硅片表面淀积一层氮化硅，刻蚀后形成氮化硅侧墙，在氮化硅侧墙的外侧下方的P阱中通过源漏注入工艺形成η型重掺杂区即源漏注入区。本专利技术将现有的基于NMOS的OTP器件中，由栅氧化层残余和衬垫氧化层共同构成的隧穿氧化层，改为仅有热氧化生长工艺生长，由此不仅提高了隧穿氧化层的致密度，还可降低隧穿氧化层的厚度，从而有利于提升OTP器件的编程能力和可靠性。附图说明图I是现有的基于NMOS的OTP器件的单元结构的简单示意图；图2是现有方法制造的OTP器件和本专利技术所述方法制造的OTP器件在编程后的读取电流、编程后的读取电流、编程时间的示意图；图3是现有的基于NMOS的OTP器件的单元结构的制造方法的示意图；图4是本专利技术基于NMOS的OTP器件的单元结构的制造方法的示意图。图中附图标记说明10为P型硅衬底；11为P阱；12为栅氧化层；121为隧穿氧化层；13为多晶硅栅极；14为氮化硅侧墙；15为源漏注入区。具体实施例方式请参阅图4，本专利技术基于NMOS的OTP器件的制造方法包括如下步骤第I步，在具有P阱的硅衬底上先生长一层氧化硅12，再淀积一层多晶硅13，刻蚀该层多晶硅13以氧化硅12作为刻蚀终点。刻蚀后剩余的多晶硅13作为栅极，剩余的氧化硅12作为栅氧化层。实际工艺中氧化硅12也会被部分刻蚀，从而在多晶硅栅极13两侧形成栅氧化层残留121a。第2步，在多晶硅栅极13的仅一侧下方的P阱中以轻掺杂漏注入(LDD)工艺形成η型轻掺杂区，然后用LPCVD工艺中的HTO工艺在硅片表面形成一层衬垫氧化层121b。第3步，采用湿法刻蚀(湿法腐蚀)工艺将多晶硅栅极13两侧下方的衬垫氧化层121b和栅氧化层残留121a去除。由于湿法刻蚀的各向同性，如果没有衬垫氧化层121b的话，刻蚀会损伤栅氧化层12的侧壁，所以在第2步仍然保留衬垫氧化层的淀积步骤。第4步，在多晶硅栅极13的侧壁和硅片表面采用热氧化生长工艺生长一层10 IOOA厚度的氧化硅121，该层氧化硅121作为隧穿氧化层。这一步采用的热氧化工艺不局限于湿氧氧化，也可是干氧氧化，或两者的结合。第5步，在硅片表面淀积一层氮化硅14，刻蚀后形成氮化硅侧墙14，例如可采用干法反刻工艺。在氮化硅侧墙14的外侧下方的P阱中通过源漏注入工艺形成η型重掺杂区即源漏注入区。基于NMOS的OTP器件在编程后，由于氮化硅侧墙存储电子，氮化硅侧墙下方的沟道形成空穴积累，导致NMOS晶体管的VT(阈值电压)增大。所以基于NMOS的OTP器件的编程效果越好，编程后的器件电流就更小。请参阅图2，如用相同的栅电压去读取沟道电流，本专利技术所述方法制造的OTP器件(隧穿氧化层的厚度为70A)的沟道电流远小于现有方法制造的OTP器件(隧穿氧化层的厚度为120A)的沟道电流，这样便拉大了擦除状态和编程状态的窗口，有利于电路设计。此 夕卜，本专利技术所述方法制造的OTP器件的编程时间显著地小于现有方法制造的OTP器件的编程时间，即可以在更短的时间里完成器件更深程度的编程动作，所以编程效率大大提升了。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于NMOS的OTP器件的制造方法，其特征是，包括如下步骤 第I步，在具有P阱的硅衬底上先生长一层氧化硅，再淀积一层多晶硅，刻蚀该层多晶硅以氧化硅作为刻蚀终点；刻蚀后剩余的多晶硅作为栅极，剩余的氧化硅作为栅氧化层；在多晶硅栅极两侧的氧化硅被部分刻蚀形成栅氧化层残留； 第2步，在多晶硅栅极的仅一侧下方的P阱中以轻掺杂漏注入工艺形成η型轻掺杂区，然后用LPCVD工艺中的HTO工艺在硅片表面形成一层衬垫氧化层； 第3步，采用湿法刻蚀工艺将多晶硅栅极两侧下方的衬垫氧化层和栅氧化层残留去除； 第4步，在多晶硅栅极的侧壁和硅...

【专利技术属性】
技术研发人员：胡晓明，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：