本发明专利技术公开了一种热稳定性镍基金属硅化物源漏MOSFETs及其制造方法，包括：衬底、位于所述衬底中的沟道区、位于所述沟道区两侧的重结晶层、镍基金属硅化物源漏区、位于所述沟道区上的栅极结构以及位于所述栅极结构两侧的隔离侧墙，其特征在于：所述镍基金属硅化物源漏区位于所述重结晶层上，所述重结晶层中包含掺杂离子。由于采用了预非晶化再注入掺杂离子随后再退火重结晶的工艺，使得注入的掺杂离子被类似于“固定”或“冻结”在重结晶层中，在稍后的镍基金属硅化物形成过程中，这些掺杂离子不会因为离子注入时经常发生的隧道效应而进入沟道区其他部分，同时也大幅提高了镍基金属硅化物源漏区的热稳定性，且不会恶化器件性能。
【技术实现步骤摘要】
本专利技术涉及一种半导体器件及其制造方法，特别是涉及ー种热稳定性镍基硅化物源漏MOSFETS及其制造方法。
技术介绍
IC集成度不断増大需要器件尺寸持续按比例縮小，然而电器工作电压有时维持不变，使得实际MOS器件内电场强度不断増大。高电场带来一系列可靠性问题，使得器件性能退化。例如，MOSFET源漏区之间的寄生串联电阻会使得等效工作电压下降。 图I所示为将金属硅化物直接用作源漏的M0SFET，也称作肖特基势垒源漏M0SFET。衬底100被浅沟槽隔离(STI) 200划分出其中包含有沟道区的多个有源区，其中，衬底100可为体硅，也可是包含硅衬底110、埋氧层120和薄硅层130的绝缘体上硅(SOI)，还可以是例如SiGe等化合物半导体材料；依次形成在衬底100上的栅介质层310、栅电极320及其顶部的盖层330共同构成栅堆叠结构300，栅堆叠结构300两侧形成有隔离侧墙400，金属硅化物500形成在衬底100中侧墙400两侧以作为源漏区。值得注意的是，图I以及后续附图中，为了方便示意起见，仅显示了体硅衬底上的各种结构，但是本专利技术依然适用于SOI衬底。与传统的高掺杂源漏的MOSFET相比，这种肖特基势垒源漏MOSFET无需进行离子注入和激活来形成重掺杂源漏，エ艺较简单，接触电阻更小，电学性能更优越。金属硅化物源漏MOSFET的驱动能力是由其源极和沟道之间的肖特基势垒高度(SBH)来控制的。随着SBH降低，驱动电流増大。器件模拟的结果显示，当SBH降低至约O. IeV时，金属硅化物源/漏MOSFET可达到与传统MOSFET相同的驱动能力。由于镍基硅化物通常具有较低的电阻(例如10. 5 15 μ Ω/cm)、较低的硅消耗(镍与衬底硅反应形成镍基硅化物时消耗衬底硅较少)以及其合适的SBH，镍基硅化物在现有的金属硅化物源漏MOSFETs技术中起到了不可替代的作用并被广泛应用。但是，这种以镍基金属硅化物作为源漏的MOSFET也存在ー些不足。镍基硅化物通常受制于其较差的热稳定性。由于镍基硅化物熔点较低，它们通常在约550°C下会发生凝结或凝聚。但是在某些应用中，镍基硅化物需要承受约750°C的高温以进行后期处理。在这些应用中，较低熔点、较差热稳定性的镍基硅化物因为会发生凝结或凝聚从而破坏源漏区的稳定性或进入沟道区内，甚至可能导致器件失效。因此，非常需要改进镍基硅化物的热稳定性。现有的改进镍基硅化物热稳定性的方法通常包括，在沉积镍金属时同步添加高熔点(难熔)金属，例如钼、钴、钛等等，形成的合金具有较高熔点和较佳的热稳定性，随后形成的镍基金属合金硅化物的热稳定性也随之改善。此外，还可以在整个硅衬底(特别是要形成接触的源漏区中)加入掺杂剂，例如氮、碳等等(通常采用C、N、F，此外还可以采用0、S等等)，随后沉积金属并执行退火以形成镍基硅化物，掺杂离子能起到阻止镍扩散的作用，当镍基金属硅化物发生部分凝结时能阻挡金属扩散特别是进入沟道区，一定程度上提高了热稳定性。然而，这些现有的改进镍基硅化物热稳定性的方法存在一定缺陷。采用镍基金属合金来制备硅化物时，所添加的例如钼、钴、钛等金属不足以大大改进其热稳定性，取得的改进效果有限的同时还带来了硅化物源漏电阻増大的副作用。而对衬底掺杂的技术中，掺入的杂质除了改进源 漏接触的镍基金属硅化物的热稳定性之外，还会因为离子注入时经常发生的隧道效应同时影响到沟道区的迁移率，进ー步加剧或恶化了 MOSFETs的短沟道效应。总而言之,现有金属娃化物源漏MOSFETs制造技术中广泛使用的镍基金属娃化物源漏需要有效改进其热稳定性，然而现有的改进技术不足以完全胜任。因此，需要一种能有效提高镍基金属硅化物热稳定性的半导体器件及其方法。
技术实现思路
由上所述，本专利技术的目的在于提供一种有效提高镍基金属硅化物源漏热稳定性的半导体器件及其制造方法。本专利技术提供了ー种方法，用于有效提高镍基金属硅化物源漏的热稳定性，包括在栅极结构和隔离侧墙两侧的衬底中形成非晶层；对所述非晶层进行掺杂离子注入；第一退火以形成重结晶层，所述掺杂离子固定在所述重结晶层内；在所述重结晶层上形成镍基金属娃化物源漏区。本专利技术还提供了一种半导体器件，包括衬底、位于所述衬底中的沟道区、位于所述沟道区两侧的重结晶层、镍基金属硅化物源漏区、位于所述沟道区上的栅极结构以及位于所述栅极结构两侧的隔离侧墙，其特征在于所述镍基金属硅化物源漏区位于所述重结晶层上，所述重结晶层中包含掺杂离子。其中，形成非晶层的步骤包括对衬底进行预非晶化离子注入，所述预非晶化离子包括Ge、Si、B、P、As或其组合，优选为Ge或Si，注入剂量为I X IO15至lX1017cm_2。所述掺杂离子包括C、N、F或其组合，注入剂量为1Χ1015·1Χ1017(πΓ2。其中，形成镍基金属硅化物的步骤包括，在重结晶层中沉积镍基金属，执行第二退火以形成镍基金属硅化物源漏区，所述镍基金属包括Ni、Ni-Co、Ni-Pt、Ni-Pt-Co，其中Co含量小于等于10%，Pt含量小于等于8%，镍基金属厚度为I至30nm ;所述镍基金属硅化物为NiSi、NiPtSi, NiCoSi或NiPtCoSi。其中，所述镍基金属硅化物源漏区与所述沟道区的界面处还形成具有源漏区掺杂离子的分凝区。形成所述源漏区掺杂离子的分凝区的步骤包括源漏区掺杂离子注入，对于pMOS而言,所述源漏区掺杂离子为B、Al、In或其组合,对于nMOS而言,所述源漏区掺杂离子为P、As或其组合，随后执行第三退火，在所述镍基金属硅化物源漏区与所述沟道的界面处形成源漏区掺杂离子的分凝区。依照本专利技术的有效提高镍基金属硅化物热稳定性的器件及其制造方法，由于采用了预非晶化再注入掺杂离子随后退火再重结晶的エ艺，使得注入的掺杂离子被类似干“固定”或“冻结”在重结晶层中，也即在稍后的镍基金属硅化物形成过程中这些掺杂离子不会因为离子注入时经常发生的隧道效应而进入沟道区，从而大幅提高了镍基金属硅化物热稳定性，不会造成器件性能下降。此外，镍基金属硅化物源漏区与所述沟道的界面处形成源漏区掺杂离子的分凝区能有效降低肖特基势垒高度SBH从而进ー步提高性能。本专利技术所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本专利技术的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。附图说明以下參照附图来详细说明本专利技术的技术方案，其中图I为现有技术的金属硅化物源漏MOSFETs的剖面示意图；以及图2至图10为依照本专利技术的可有效提高镍基金属硅化物热稳定性的半导体器件及其制造方法的各个步骤的剖面示意图。具体实施例方式以下參照附图并结合示意性的实施例来详细说明本专利技术技术方案的特征及其技 术效果，公开了可有效提高镍基金属硅化物热稳定性的方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造エ序。这些修饰除非特别说明并非暗示所修饰器件结构或制造エ序的空间、次序或层级关系。图2至图10为依照本专利技术的可有效提高镍基金属硅化物源漏热稳定性的方法的各个步骤的剖面示意图。首先參照附图2，形成基础结构。如图2所示为基础结构的剖面示意图。首先，形成衬底中有源区的隔离结构，例如在衬底10本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.ー种制造热稳定性镍基金属硅化物源漏MOSFETs的方法，包括 在栅极结构和隔离侧墙两侧的衬底中形成非晶层； 对所述非晶层进行掺杂离子注入； 执行第一退火以形成重结晶层，所述掺杂离子固定在所述重结晶层内；以及 在所述重结晶层上形成镍基金属硅化物源漏区。2.如权利要求I所述的方法，其中形成非晶层的步骤包括，对所述衬底进行预非晶化离子注入。3.如权利要求2所述的方法，其中，所述预非晶化采用的离子包括Ge、Si、B、P、As或其组合。4.如权利要求2所述的方法，其中，所述预非晶化离子的剂量为IX IO15至I X 1017cm_2。5.如权利要求I所述的方法，其中，所述掺杂离子包括C、N、F或其组合。6.如权利要求I所述的方法，其中，所述掺杂离子的剂量为IXIO15至IX IO17CnT2。7.如权利要求I所述的方法，其中，形成镍基金属硅化物源漏区的步骤包括，在所述重结晶层上沉积镍基金属，执行第二退火以形成所述镍基金属硅化物源漏区。8.如权利要求7所述的方法，其中，所述镍基金属为Ni、Ni-Co、Ni-Pt或Ni-Pt-CoJjf述镍基金属硅化物源漏区中的镍基金属硅化物为NiSi、NiPtSi、NiCoSi或NiPtCoSi。9.如权利要求7所述的方法，其中，所述镍基金属厚度为I至30nm。10.如权利要求7所述的方法，其中，所述第二退火为一歩退火或两步退火。11.如权利要求7所述的方法，还包括，在形成所述镍基金属硅化物源漏区之后，进行源...
【专利技术属性】
技术研发人员：罗军，赵超，钟汇才，李俊峰，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。