改进MOSFETs镍基硅化物热稳定性的方法技术

本发明专利技术公开了一种用于有效提高镍基金属硅化物热稳定性的方法，包括：在重掺杂源漏区中形成非晶层；对所述非晶层进行掺杂离子注入；退火以形成重结晶层，所述掺杂离子固定在所述重结晶层内；在所述重结晶层上形成镍基金属硅化物。由于采用了预非晶化再注入掺杂离子随后再退火重结晶的工艺，使得注入的掺杂离子被类似于“固定”或“冻结”在重结晶层中，也即在稍后的镍基金属硅化物形成过程中，这些掺杂离子不会因为离子注入时经常发生的隧道效应而进入沟道区，从而大幅提高了镍基金属硅化物热稳定性，且不会恶化器件性能。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件的制造方法，特别是涉及ー种改进MOSFETS镍基硅化物热稳定性的方法。
技术介绍
IC集成度不断増大需要器件尺寸持续按比例縮小，然而电器工作电压有时维持不变，使得实际MOS器件内电场强度不断増大。高电场带来一系列可靠性问题，使得器件性能退化。例如，MOSFET源漏区之间的寄生串联电阻会使得等效工作电压下降。由于镍基硅化物通常具有较低的电阻(例如10. 5 15 μ Ω/cm)、较低的硅消耗(镍与衬底硅反应形成镍基硅化物时消耗衬底硅较少)以及与硅衬底之间较低的接触电阻，镍基硅化物在现有的CMOS技术中起到了不可替代的作用并被广泛应用。例如，为了减小接触电阻率以及源漏串联电阻，深亚微米小尺寸MOSFET常采用高掺杂源漏(或LDD)并同时在源漏区上以硅化物自对准(Salicide)エ艺覆盖金属硅化物特别是镍基金属硅化物用作接触。但是，这种具有镍基金属硅化物的传统高掺杂源漏MOSFET也存在ー些不足。镍基硅化物通常受制于其较差的热稳定性。由于镍基硅化物熔点较低，它们通常在约550°C下会发生凝结或凝聚。但是在某些应用中，镍基硅化物需要承受约750°C的高温以进行后期硅化处理。在这些应用中，较低熔点、较差热稳定性的镍基硅化物因为会发生凝结或凝聚从而破坏源漏接触的稳定性或进入沟道区内，甚至可能导致器件失效。因此，非常需要改进镍基硅化物的热稳定性。现有的改进镍基硅化物热稳定性的方法通常包括，在沉积镍金属时同步添加高熔点(难熔)金属，例如钼、钴、钛等等，形成的合金具有较高熔点和较佳的热稳定性，随后形成的镍基金属合金硅化物的热稳定性也随之改善。此外，还可以在整个硅衬底(特别是要形成接触的源漏区中)加入掺杂剂，例如氮、碳等等(常用的为C、N、F，此外还可以是O、S等等)，随后沉积金属并执行退火以形成镍基硅化物，掺杂离子能起到阻止镍扩散的作用，当镍基金属硅化物发生部分凝结时能阻挡金属扩散特别是进入沟道区，一定程度上提高了热稳定性。然而，这些现有的改进镍基硅化物热稳定性的方法存在一定缺陷。采用镍基金属合金来制备硅化物时，所添加的例如钼、钴、钛等金属不足以大大改进其热稳定性，取得的改进效果有限的同时还带来了硅化物电阻増大的副作用。而对衬底掺杂的技术中，掺入的杂质除了改进源漏接触的镍基金属硅化物的热稳定性之外，还会因为离子注入时经常发生的隧道效应而进入沟道区从而影响到沟道区的迁移率，进ー步加剧或恶化了 MOSFETs的短沟道效应。总而言之，现有MOSFETs制造技术中广泛使用的镍基金属硅化物需要有效改进其 热稳定性，然而现有的改进技术不足以完全胜任。因此，需要ー种能有效提高镍基金属硅化物热稳定性的方法。
技术实现思路
由上所述，本专利技术的目的在于提供一种有效提高镍基金属硅化物热稳定性的方法。本专利技术提供了ー种方法，用于有效提高镍基金属硅化物热稳定性，包括在重掺杂源漏区中形成非晶层；对所述非晶层进行掺杂离子注入；执行第一退火以形成重结晶层，所述掺杂离子固定在所述重结晶层内；在所述重结晶层上形成镍基金属硅化物。其中，形成非晶层的步骤包括对重掺杂源漏区进行预非晶化离子注入，所述预非 晶化离子包括Ge、Si、B、P、As或其组合，优选为Ge或Si，注入剂量为I X IO15至I X 1017cm_2。所述掺杂离子包括C、N、F或其组合，注入剂量为I X IO15至I X IO17Cm-2。其中，形成镍基金属硅化物的步骤包括，在重结晶层上沉积镍基金属，执行第二退火以形成镍基金属硅化物，所述镍基金属包括Ni、Ni-Co、Ni-Pt、Ni-Pt-Co，其中Co含量小于等于10%,Pt含量小于等于8 %，镍基金属厚度为I至30nm ;所述镍基金属硅化物为NiSi、NiPtSi、NiCoSi或NiPtCoSi。依照本专利技术的有效提高镍基金属硅化物热稳定性的方法，由于采用了预非晶化再注入掺杂离子随后再退火重结晶的エ艺，使得注入的掺杂离子被类似干“固定”或“冻结”在重结晶层中，也即在稍后的镍基金属硅化物形成过程中这些掺杂离子不会因为离子注入时经常发生的隧道效应而进入沟道区，从而大幅提高了镍基金属硅化物热稳定性，且不会恶化器件性能。本专利技术所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本专利技术的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。附图说明以下參照附图来详细说明本专利技术的技术方案，其中图I至图7为依照本专利技术的可有效提高镍基金属硅化物热稳定性的方法的各个步骤的剖面示意图。具体实施例方式以下參照附图并结合示意性的实施例来详细说明本专利技术技术方案的特征及其技术效果，公开了可有效提高镍基金属硅化物热稳定性的方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造エ序。这些修饰除非特别说明并非暗示所修饰器件结构或制造エ序的空间、次序或层级关系。图I至图7为依照本专利技术的可有效提高镍基金属硅化物热稳定性的方法的各个步骤的剖面示意图。首先參照附图1，形成基础结构。如图I所示为基础结构的剖面示意图。首先，形成衬底中有源区的隔离结构。例如在衬底10上沉积氧化物和/或氮化物组成的牺牲层和刻蚀停止层(未示出)，涂敷光刻胶并曝光显影，去除非有源区上的光刻胶，执行刻蚀在衬底中形成沟槽，然后去除光刻胶，在整个衬底上包括沟槽中填充作为隔离介质的氧化物，然后再次光刻，去除有源区上的氧化物，从仅在之前形成的沟槽中留有氧化物，最终构成浅沟槽隔离(STI) 20。其中衬底10可以是体硅、绝缘体上硅(SOI)或者是含硅的其他化合物半导体衬底，例如SiGe、SiC等等，以及这些物质的组合。STI 20的填充材料可以是氧化硅。除了 STI之外，还可以采用LOCOSエ艺形成热氧化物隔离，但是对于小尺寸器件，还是优选使用STI。需要说明的是，虽然附图中仅显示了两STI包围的ー个有源区及其中的MOSFETs，但是本专利技术可适用于CMOS器件或单元阵列的多个MOSFETs。在具有浅沟槽隔离(STI) 20的衬底10上形成栅极堆叠结构30，包括先沉积栅极介质层31，栅极介质层31可以是低k的氧化硅、氮氧化硅，也可以是高k材料，例如氧化铪、氧化钽等。在栅极介质层31上沉积栅极层32，栅极层32的材质可为多晶硅(poly Si)、非晶娃(d-Si),也可以是金属或合金及其氮化物,例如Al、Ti、Ta、TiN、TaN等等,甚至当栅极层32用作后栅エ艺的虚拟栅极时是氧化物特别是ニ氧化硅，也可以是这些物质组合的叠层或混合物。在栅极层32上沉积盖层33，其材质通常是氮化物，例如氮化硅(SiN)，用于稍后刻 蚀或注入的掩模层。采用常用的光刻掩模刻蚀エ艺形成由栅极介质层31、栅极层32以及盖层33重叠构成的栅极堆叠结构30。以栅极堆叠结构30为掩模，进行源漏第一次低剂量注入，退火形成源漏轻掺杂(LDD)区。随后，在整个结构上沉积隔离绝缘层并刻蚀，在栅极堆叠结构30的两侧留下隔离侧墙40，隔离侧墙40的材质可为氮化物或氮氧化物。以栅极堆叠结构30以及隔离侧墙40为掩模，进行源漏第二次高剂量注入，退火形成源漏重掺杂区，从而构成如图I所示的具有LDD结构的重掺杂源漏区50，以便进一步本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.ー种方法，用于有效提高镍基金属硅化物热稳定性，包括 在重掺杂源漏区中形成非晶层； 对所述非晶层进行掺杂离子注入； 执行第一退火以形成重结晶层，所述掺杂离子固定在所述重结晶层内；以及 在所述重结晶层上形成镍基金属硅化物。2.如权利要求I所述的方法，其中形成非晶层的步骤包括，对重掺杂源漏区进行预非晶化离子注入。3.如权利要求2所述的方法，其中，所述预非晶化离子包括Ge、Si、B、P、As或其组合。4.如权利要求2所述的方法，其中，所述预非晶化离子的剂量为IX IO15至I X 1017cm_2。5.如权利要求I所述的方法，其中，所述掺杂离子...

【专利技术属性】
技术研发人员：罗军，赵超，钟汇才，李俊峰，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：