一种超结沟槽金属氧化物半导体场效应管及其制造方法技术

本发明专利技术公开一种超结沟槽金属氧化物半导体场效应管及其制造方法，一种具有短终端区长度的超结沟槽式金属氧化物半导体场效应管，其中，所述的终端区还包括一个沟道阻止区，其靠近外延层的上表面，有一个沟槽式终端接触区穿过该沟道组织区并延伸入所述的外延层。

【技术实现步骤摘要】
【专利摘要】本专利技术公开，一种具有短终端区长度的超结沟槽式金属氧化物半导体场效应管，其中，所述的终端区还包括一个沟道阻止区，其靠近外延层的上表面，有一个沟槽式终端接触区穿过该沟道组织区并延伸入所述的外延层。【专利说明】相关申请的交叉引用本申请案是要求对2013年5月22日提交的美国专利申请第13 / 899，745号的优先权，该专利申请披露的内容通过全文引用而结合与本文中。
本专利技术涉及一种半导体功率器件的器件结构和制造过程。特别涉及一种改进的超结沟槽金属氧化物半导体场效应管(super-junct1n trench M0SFET,下同)的器件构造及制造方法。
技术介绍
与传统的沟槽金属氧化物半导体场效应管相比，具有超结(super-junct1n,下同)结构的沟槽金属氧化物半导体场效应管由于具有更高的击穿电压和更低的漏源电阻Rds而更受人们青睐。美国专利申请号为13 / 751，458的专利中揭示了一个超结沟槽式M0SFET100，如图1所示。该超结沟槽式M0SFET100的终端区包括多个保护环结构(GR，如图1所示)，其中该终端区的长度约为200 μ m。然而，随着半导体功率器件的集成度越来越高，需要减小该超结沟槽式MOSFET的终端区的长度以减少空间占用率，提高产品的性价比。 因此，在半导体功率器件领域中，尤其是在超结沟槽式MOSFET器件的设计和制造领域中，需要提出一种新颖的器件构造以解决上述问题。
技术实现思路
本专利技术克服了现有技术中存在的缺点，提供了一种改进的具有短终端区长度的超结沟槽式M0SFET，其终端区长度约为现有技术的十分之一，并且具有良好的稳定性和较高的性价比。 根据本专利技术的实施例，提供了一种沟槽金属氧化物半导体场效应管包括: (a)第一导电类型的衬底； (b)第一导电类型的外延层，位于所述衬底之上，其中所述外延层的多数载流子浓度低于所述衬底； (C)多个填充以介电质层的深沟槽，由所述外延层的上表面向下延伸入所述的衬底中，其中每个深沟槽中的电介质层内部都包括一个孔洞； (d)每两个相邻的深沟槽之间的台面结构； (e)第一导电类型的第一柱状掺杂区，位于所述的台面结构中； (f)第二导电类型的第二柱状掺杂区，位于所述的台面结构中，靠近所述深沟槽的侧壁，并平行围绕所述的第一柱状掺杂区； (g)第二导电类型的体区，位于所述的台面结构中，覆盖所述第一柱状掺杂区和所述第二柱状掺杂区的上表面； (h)至少一个栅沟槽，其填充以掺杂的多晶硅层并衬有栅极氧化层，该栅沟槽由所述台面结构的上表面向下穿过所述的体区，并延伸入所述的第一柱状掺杂区中； (i)多个填充以接触金属插塞的沟槽式源体接触区，穿过一层接触绝缘层并延伸入所述的体区； (j)第一导电类型的源区，围绕所述栅沟槽的上部分，并位于所述栅沟槽的侧壁和与之相邻的沟槽式源体接触区的侧壁之间；和 (k)终端区，包括一个由第一导电类型的第三柱状掺杂区和第二导电类型的第四柱状掺杂区构成的电荷平衡区，其靠近一个所述的深沟槽，该终端区还包括一个靠近所述外延层上表面的沟道阻止区，其多数载流子的浓度高于所述的外延层。 在一些优选的实施例中，其中所述的第三柱状掺杂区的宽度为所述的第一柱状掺杂区宽度的一半，所述的第四柱状掺杂区的宽度等于所述的第二柱状掺杂区的宽度。 在一些优选的实施例中，其终端区还包括一个沟槽式终端接触区，其穿过所述的沟道阻止区并延伸入所述的外延层中。 在一些优选的实施例中中，所述的超结沟槽式金属氧化物半导体场效应管还包括一个第二导电类型的欧姆体接触区，其位于所述的体区中，且至少包围每个所述的沟槽式源体接触区的底部，其中所述的欧姆体接触区的多数载流子浓度高于所述的体区。更优选地，还包括一个第二导电类型的欧姆体接触区，其位于所述的沟道阻止区下方，至少包围所述的沟槽式终端接触区的底部。 在一些优选的实施例中，其中所述的接触金属插塞衬有一层势鱼层Ti / TiN或Co / TiN 或 Ta / TiN0 在一些优选的实施例中，所述的超结沟槽式金属氧化物半导体场效应管还包括一个等势环金属层，其位于所述的终端区，覆盖并连接至位于沟槽式终端接触区中的接触金属插塞。更优选地，还包括一个钝化层，其覆盖所述终端区的上表面。 在一些优选的实施例中，在位于终端区的深沟槽中的孔洞顶端由所述的介电质层所密封。在另一些优选的实施例中，在位于终端区的深沟槽中的孔洞顶端有开口并与外界相连。更优选地，还包括一个钝化层，其位于所述顶端有开口的孔洞上方。 根据本专利技术的实施例，还提供了一种制造超结沟槽式金属氧化物半导体场效应管的方法，包括: (a)在第一导电类型的外延层中形成多个深沟槽； (b)进行第一导电类型掺杂剂的有角度的离子注入和离子推进，形成第一柱状掺杂区，同时，在终端区形成第三柱状掺杂区； (C)进行第二导电类型掺杂剂的有角度的离子注入和离子推进，形成位于有源区的第二柱状掺杂区和位于终端区的第四柱状掺杂区，其中所述的第二柱状掺杂区靠近所述深沟槽的侧壁并平行围绕所述的第一柱状掺杂区其中所述的第四柱状掺杂区靠近所述深沟槽的侧壁并平行于所述的第三柱状掺杂区； (d)在所述的深沟槽中淀积介电质层，其内部形成孔洞； (e)进行体区掺杂剂的离子注入和扩散，形成第二导电类型的体区，并在此之前形成一层垫氧化层；和 (f)进行源区掺杂剂的离子注入和扩散，形成位于有源区的第一导电类型的源区和位于终端区的第一导电类型的沟道阻止区。 在一些优选的实施例中，所述的超结沟槽式金属氧化物半导体场效应管的制造方法，还包括:在所述外延层上表面淀积形成接触绝缘层；和形成多个沟槽式接触区，包括位于有源区的多个沟槽式源体接触区和位于终端区的沟槽式终端接触区，其中该多个沟槽式接触区都填充以接触金属插塞并衬有一层势垒层。更优选地，在形成所述的接触金属插塞之前，还包括形成第二导电类型的欧姆体接触区，其分别至少包围每个沟槽式源体接触区和沟槽式终端接触区的底部。 在一些优选的实施例中，所述的超结沟槽式金属氧化物半导体场效应管的制造方法，还包括移除位于终端区的所述深沟槽中的孔洞上方的介电质层，使得所述孔洞顶端开口并与外界相连。 【专利附图】【附图说明】 本专利技术的这些和其他实施方式的优点将通过下面结合附图的详细说明如后，其中: 图1为现有技术揭示的超结沟槽式MOSFET的剖视图。 图2A为根据本专利技术的一个具体实施例的超结沟槽式MOSFET的剖视图。 图2B为根据本专利技术的另一个具体实施例的超结沟槽式MOSFET的剖视图。 图2C为根据本专利技术的另一个具体实施例的超结沟槽式MOSFET的剖视图。 图3A为根据本专利技术的另一个具体实施例的超结沟槽式MOSFET的剖视图。 图3B为根据本专利技术的另一个具体实施例的超结沟槽式MOSFET的剖视图。 图4A-4K为根据图2A所示的本专利技术实施例的超结沟槽式MOSFET制造过程的剖视图。 图5A-5B为根据图3A所示的本专利技术实施例的超结沟槽式MOSFET制造过程的部分剖视图。 【具体实施方式】 下面参照附图更详细地说明本专利技术，其中示出了本专利技术的优选实施例。但是本专利技术不局限于在此所述的实施本文档来自技高网...

【技术保护点】
一种超结沟槽金属氧化物半导体场效应管，包括：第一导电类型的衬底；第一导电类型的外延层，位于所述衬底之上，其中所述外延层的多数载流子浓度低于所述衬底；多个填充以介电质层的深沟槽，由所述外延层的上表面向下延伸入所述的衬底中，其中每个深沟槽中的电介质层内部都包括一个孔洞；每两个相邻的深沟槽之间的台面结构；第一导电类型的第一柱状掺杂区，位于所述的台面结构中；第二导电类型的第二柱状掺杂区，位于所述的台面结构中，靠近所述深沟槽的侧壁，并平行围绕所述的第一柱状掺杂区；第二导电类型的体区，位于所述的台面结构中，覆盖所述第一柱状掺杂区和所述第二柱状掺杂区的上表面；至少一个栅沟槽，其填充以掺杂的多晶硅层并衬有栅极氧化层，该栅沟槽由所述台面结构的上表面向下穿过所述的体区，并延伸入所述的第一柱状掺杂区中；多个填充以接触金属插塞的沟槽式源体接触区，穿过一层接触绝缘层并延伸入所述的体区；第一导电类型的源区，围绕所述栅沟槽的上部分，并位于所述栅沟槽的侧壁和与之相邻的沟槽式源体接触区的侧壁之间；和终端区，包括一个由第一导电类型的第三柱状掺杂区和第二导电类型的第四柱状掺杂区构成的电荷平衡区，其靠近一个所述的深沟槽，该终端区还包括一个靠近所述外延层上表面的沟道阻止区，其多数载流子的浓度高于所述的外延层。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：谢福渊，
申请(专利权)人：力士科技股份有限公司，
类型：发明
国别省市：中国台湾;71