浅沟槽隔离结构的制造方法技术

一种浅沟槽隔离结构的制造方法，适用于自对准快闪存储器制造工艺，包括：提供半导体基底，在半导体基底的表面依次形成栅介质层、栅介质层表面的栅电极以及栅电极表面的硬掩膜层；依次刻蚀硬掩膜层、栅电极、栅介质层以及半导体基底，形成沟槽；在沟槽侧壁上，对曝露出的栅电极以及靠近栅介质层的部分半导体基底进行氮注入；在沟槽的内表面形成衬氧层；向沟槽填充绝缘介质形成浅沟槽隔离，并进行退火；去除硬掩膜层。本发明专利技术利用氮注入，将氮元素掺杂进沟槽侧壁上曝露的栅电极以及靠近栅介质层的部分半导体基底，使得后续高温制程时，减缓上述部分的栅电极以及半导体基底被氧化的速度，从而抑制微笑效应的产生。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种用于自对准快闪存储器制造工艺中的浅沟槽隔离(Shallow Trench Isolation，STI)结构的制造方法
技术介绍
由于具有低消耗功率、读取速度快等优点，快闪存储器近年来已成为重要的非 易失性存储器件，特别适用于微型计算机，移动存储器以及各种数码产品、电子设备 中。当器件特征尺寸越来越小，集成度越来越高的情况下，现有快闪存储器阵列 中，各存储单元的浮动栅极之间采用浅沟槽隔离STI进行隔离，并且完成浮动栅极的自 对准。现有的用于快闪存储器制造的浅沟槽隔离制造方法如图1至图6所示。如图1所示，在半导体基底100的表面依次形成栅介质层101、栅介质层101表 面的栅电极102以及栅电极表面的硬掩膜层103。其中，栅介质层101材质为Si02，栅 电极102材质一般为多晶硅，硬掩膜层103材质为SiN。如图2所示，在硬掩膜层103的表面涂覆光刻胶104，并图形化光刻胶104，形 成窗口 1，所述窗口 1内为预定形成浅沟槽隔离的位置。如图3所示，在窗口 1内依次刻蚀硬掩膜层103、栅电极102、栅介质层101以 及半导体基底100，形成所需深度以及宽度的沟槽2，一般刻蚀结束后表面的光刻胶104 也会被消耗殆尽，因此无需额外的去除光刻胶104的步骤。如图4所示，由于氧化硅与硅的粘附性较差，所以直接往沟槽2中填充氧化硅， 形成的浅沟槽隔离性质并不理想，因此需要先在沟槽2的内表面形成一层较薄的衬氧层 105。所述衬氧层105—般采用高温热氧化或者原子沉积工艺形成。如图5所示，向沟槽2中填充氧化硅形成浅沟槽隔离STI，并进行高温退火。如图6所示，使用化学机械抛光CMP去除表面的硬掩膜层103，直至露出栅电 极102。相邻的浅沟槽隔离STI之间形成快闪存储器单元的浮动栅极200，在上述浅沟槽 隔离STI的制造过程中，即完成浮动栅极200的自对准。现有的浅沟槽隔离制造方法存在如下问题由于栅电极102以及半导体基底100的材质均为单质硅，因此在高温热氧化等高 温制程中，栅电极102以及半导体基底100靠近沟槽2的侧面被曝露在外，因此极易被氧 化，而使得栅电极102与半导体基底100之间的栅介质层101靠近沟槽2的一侧被加厚， 且愈靠近外侧的部分愈厚，如图7所示，形似笑脸，因此被称为微笑效应。所述微笑效 应造成浮动栅极200与半导体基底100的耦合面积变小，降低浮动栅极200对沟道的控制 能力，使得存储器的读、写等性能变差，并在器件比例缩小后愈加突出。
技术实现思路
本专利技术解决的问题是提供一种，抑制高温制程中微笑效应的产生。本专利技术所述的，包括提供半导体基底，在半导体基底的表面依次形成栅介质层、栅介质层表面的栅 电极以及栅电极表面的硬掩膜层；依次刻蚀硬掩膜层、栅电极、栅介质层以及半导体基底，形成沟槽；在沟槽侧壁上，对曝露出的栅电极以及靠近栅介质层的部分半导体基底进行氮 注入；在沟槽的内表面形成衬氧层；向沟槽填充绝缘介质形成浅沟槽隔离，并进行退火；去除硬掩膜层。作为可选方案，所述氮注入具体包括与所述沟槽一侧侧壁形成夹角，对该侧 壁上曝露出的栅电极以及靠近栅介质层的部分半导体基底进行氮离子注入，然后以相同 的夹角对沟槽另一侧侧壁上曝露出的栅电极以及靠近栅介质层的部分半导体基底进行氮 离子注入。作为可选方案，所述离子注入方向与侧壁形成的夹角范围为30° 90° ；所述 离子注入所使用的氮源为氮气。作为可选方案，所述衬氧层的材质为氧化硅，厚度范围为50埃 180埃，采用 原子沉积工艺或者高温热氧化法形成。作为可选方案，所述栅介质层的材质为氧化硅，厚度范围为90埃 100埃；所 述栅电极的材质为多晶硅，厚度范围为300埃 1000埃；所述硬掩膜层的材质为氮化 硅，厚度范围为1000埃 2000埃。作为可选方案，所述沟槽的宽度范围为500埃 2000埃，宽深比范围为1/3 1/8，侧壁倾角范围为70° 85°。作为可选方案，所述氮离子注入参数具体为将氮气离子化，射频电压2 6Kev，注入夹角60° 75°，注入深度为50埃 180埃，注入浓度为1E15 5E15每 平方厘米，所述靠近栅介质层的半导体基底部分的注入范围不大于100埃。与现有技术相比，本专利技术具有以下优点利用氮注入，将氮元素掺杂进沟槽侧 壁上曝露的栅电极以及靠近栅介质层的部分半导体基底，使得后续高温制程时，减缓上 述部分的栅电极以及半导体基底被氧化的速度，从而抑制微笑效应的产生。附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上述及其他目 的、特征和优势将更加清晰。附图中与现有技术相同的部件使用了相同的附图标记。附 图并未按比例绘制，重点在于示出本专利技术的主旨。在附图中为清楚起见，放大了层和区 域的尺寸。图1至图6是现有技术的浅沟槽隔离结构的制造工艺示意图；图7是所述现有技术的浅沟槽隔离结构产生微笑效应的示意图；图8是本专利技术所述流程图；图9至图15是本专利技术所述浅沟槽隔离结构制造工艺具体实施例示意图。具体实施例方式在快闪存储器的制造过程中，现有的，由于沟槽侧壁曝露的栅电极以及部分半导体基底容易在后续高温制程中被氧化而形成微笑效应。根 据上述微笑效应的成因，本专利技术通过对沟槽侧壁进行氮注入，将氮元素掺杂进沟槽侧壁 曝露的栅电极以及部分半导体基底中，在高温制程中起到阻挡、减缓氧化的作用，从而 抑制微笑效应的产生。如图8所示，本专利技术提供了一种，具体步骤包括Si、提供半导体基底，在半导体基底的表面依次形成栅介质层、栅介质层表面 的栅电极以及栅电极表面的硬掩膜层。S2、依次刻蚀硬掩膜层、栅电极、栅介质层以及半导体基底，形成沟槽。S3、在沟槽侧壁上，对曝露出的栅电极以及靠近栅介质层的部分半导体基底进 行氮注入。作为可选方案，所述氮注入具体包括与所述沟槽一侧侧壁形成夹角，对该侧 壁上曝露出的栅电极以及靠近栅介质层的部分半导体基底进行氮离子注入，然后以相同 的夹角对沟槽另一侧侧壁上曝露出的栅电极以及靠近栅介质层的部分半导体基底进行氮 离子注入。S4、在沟槽的内表面形成衬氧层。作为可选方案，所述衬氧层的材质为氧化硅，可以采用高温热氧化法或者原子 沉积工艺形成。S5、向沟槽填充绝缘介质形成浅沟槽隔离，并进行退火。S6、采用化学机械研磨进行平坦化，去除硬掩膜层。下面结合具体实施例，对本专利技术作进一步介绍，如图9至图15是本专利技术所述浅 沟槽隔离结构的制造工艺具体实施例示意图。如图9所示，提供半导体基底100，在半导体基底100的表面依次形成栅介质层 101、栅介质层101表面的栅电极102以及栅电极表面的硬掩膜层103。其中，半导体基底100材质可以为单晶硅，所述栅介质层101材质可以为Si02， 可以通过化学气相沉积CVD形成，厚度范围为90埃 100埃；所述栅电极102材质可 以为多晶硅，可以通过化学气相沉积CVD形成，厚度范围为300埃 1000埃；硬掩膜 层103材质可以为SiN，也可以通过化学气相沉积CVD形成，厚度范围为1000埃 2000 埃。如图10所示，在硬掩膜层103的表面涂覆光刻胶104，并图形化光刻胶104，形 成窗口 1，所述窗口 1内为预定形成浅沟槽隔离的位置。其中窗口 1的宽度决定了浅沟槽隔离的宽度，本文档来自技高网...

【技术保护点】
一种浅沟槽隔离结构的制造方法，其特征在于，包括：提供半导体基底，在半导体基底的表面依次形成栅介质层、栅介质层表面的栅电极以及栅电极表面的硬掩膜层；依次刻蚀硬掩膜层、栅电极、栅介质层以及半导体基底，形成沟槽；在沟槽侧壁上，对曝露出的栅电极以及靠近栅介质层的部分半导体基底进行氮注入；在沟槽的内表面形成衬氧层；向沟槽填充绝缘介质形成浅沟槽隔离，并进行退火；去除硬掩膜层。

【技术特征摘要】

【专利技术属性】
技术研发人员：张雄，张博，孔蔚然，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：31[中国|上海]