本发明专利技术涉及半导体器件技术领域，公开了一种调制掺杂增强型高电子迁移率晶体管结构，该增强型高电子迁移率晶体管结构由下至上依次包括：衬底、ＧａＡｓ／ＡｌＡｓ超晶格层、ＧａＡｓ量子阱层、Ａｌ０．３Ｇａ０．７Ａｓ层、ＡｌｘＧａ１－ｘＡｓ层（ｘ线性从０．３减至０．１）、Ａｌ０．１Ｇａ０．９Ａｓ层、ＧａＡｓ层、源漏电极以及栅电极。本发明专利技术还公开了一种增强型高电子迁移率晶体管的制作方法。利用本发明专利技术，降低了ＨＥＭＴ器件的功耗，简化了制作工艺，降低了制作成本。
【技术实现步骤摘要】
本专利技术涉及半导体器件
，尤其涉及一种调制掺杂增强型高电子迁移率晶 体管(HEMT)结构及其制作方法。
技术介绍
过去几十年中，半导体工业的长足发展对我们的社会产生了无法估量的影B向，目 前，以硅为主的半导体工业及以其为核心的电子工业是世界上规模最大的工业。近年，以砷 化镓为代表的化合物半导体以其高效输运特性及异质结构带来的低功耗等诱人特性吸引 了大量科技工作研究砷化镓基半导体产业的产业化工艺技术，以实现包括生产效率、产率、 可集成性、成本等各方面的产业化可行性。 HEMT结构在有两种工作模式，即耗尽型和增强型。从设计的容易实现上，现在主要 使用的为耗尽型HEMT，但耗尽型HEMT工艺相对复杂，且功耗较大。半导体集成电路的发展 方向是成本更低，功耗更小，增强型的HEMT结构在通常状态下无功率损耗，可实现的增强 型HEMT器件具有更大的优势。
技术实现思路
( — )要解决的技术问题 有鉴于此，本专利技术的主要目的在于提供一种调制掺杂增强型HEMT结构及其制作 方法，以降低HEMT器件的功耗，简化制作工艺，降低制作成本。 ( 二 )技术方案 为达到上述一个目的，本专利技术提供了一种增强型高电子迁移率晶体管结构，该结 构包括 衬底； 在衬底上外延生长的20个周期的GaAs/AlAs超晶格层，GaAs的厚度为10nm，AlAs 的厚度为10nm ; 在GaAs/AlAs超晶格层上外延生长的厚度为60nm的GaAs量子阱层； 在GaAs量子阱层上外延生长的厚度为10nm的Al。.3Ga。.7As层； 在Al。.3Ga。.7As层上外延生长的厚度为5nm的AlxG^—/s层，x线性从0. 3减至0. 1 ; 在AlxGai—xAs层上外延生长的厚度为70nm的Al。. ^a。. 9As层，在Al。. ^a。. 9As层中面掺杂Si原子，面密度为2. Oellcm—2 ;在面掺杂Si原子的Alo.^o.gAs层上外延生长的厚度为20nm的AlaiGa。.9AS层; 在AlaiGa。.9As层上外延生长的厚度为20nm的GaAs层； 在GaAs层上通过光刻、淀积金属和退火处理制得的源漏电极；以及 在制作源漏电极后的GaAs层上制作的栅电极。 上述方案中，所述衬底为(110)面的半绝缘砷化镓衬底。 上述方案中，所述源漏电极采用金属Ge/Pd/Au， Ge的厚度为430A，Pd的厚度为4300A，Au的厚度为870A。所述栅电极采用金属Al。 为达到上述另一个目的，本专利技术还提供了一种增强型高电子迁移率晶体管的制作方法，该方法包括A,,在衬底上外延生长GaAs/AlAs超晶格层；B,,在GaAs/AlAs超晶格层上外延生长GaAs量子阱层；C,,在GaAs量子阱层上外延生长AluGauAs层；D,,在Al。.3Ga。.7As层上外延生长AlxGai—xAs层，x线性从0. 3减至0. 1 ;E,,在AlxGai—xAs层上外延生长Al。. !Ga。. 9As层；F,,在AlaiGa。.9AS层上进行Si原子面掺杂，面密度为2. 0ellcm一2 ;G,,在面掺杂Si原子后的Al。.^a。.9As层上外延生长Al。」Ga。.9As层；H,,在AlaiGa。.9AS层上进行Si原子面掺杂，面密度为2. 0ellcm一2 ;I,,在面掺杂Si原子后的Al。.^a。.9As层上外延生长Al。」Ga。.9As层； J,,在Al。」Ga。.gAs层上外延生长GaAs层；K,,将步骤A至步骤J制得的样品分割为3mmX4mm的单元，并在该3mmX4mm的单元上光刻标准霍尔图形； L、在标准霍尔图形的霍尔电极区淀积Ge/Pd/Au，制作欧姆接触源漏电极，对源漏电极进行退火处理，并在霍尔电极区淀积Al作为栅电极。 上述方案中，步骤A中所述在衬底上外延生长GaAs/AlAs超晶格层采用分子束外延方法进行，所述GaAs/AlAs超晶格层有20个周期，GaAs的厚度为10nm， AlAs的厚度为10nm，所述衬底采用(110)面的半绝缘砷化镓衬底。 上述方案中，步骤B中所述在GaAs/AlAs超晶格层上外延生长GaAs量子阱层采用分子束外延方法进行，所述GaAs量子阱层的厚度为60nm ; 步骤C中所述在GaAs量子阱层上外延生长Al。.3Ga。.7As层采用分子束外延方法进行，所述Al。.3Ga。.,As层的厚度为10nm; 步骤D中所述在Al。」Ga。.7As层上外延生长Al^a卜/s层采用分子束外延方法进行，所述AlxGai—xAs层的厚度为5nm。 上述方案中，步骤E中所述在AlxG^—^s层上外延生长Al。」Ga。.9As层采用分子束外延方法进行，所述AlaiGa。.9AS层的厚度为lOnm ; 步骤G中所述在面掺杂Si原子后的AlaiGa。.9AS层上外延生长Al。. ^a。.^s层采用分子束外延方法进行，所述AlaiGa。.9AS层的厚度为40nm ; 步骤I中所述在面掺杂Si原子后的AlaiGa。.9AS层上外延生长Al。」Ga。.gAs层采用分子束外延方法进行，所述AlaiGa。.9AS层的厚度为20nm。 上述方案中，步骤J中所述在Al。. ^a。.9As层上外延生长GaAs层采用分子束外延方法进行，所述GaAs层的厚度为20nm。 上述方案中，步骤L中所述淀积Ge/Pd/Au，Ge的厚度为430A，Pd的厚度为300A，Au的厚度为870A;所述对源漏电极进行退火处理，是在45(TC的氮气保护下退火2分钟。(三)有益效果 1、本专利技术提供了一种结构简单，实现工艺简单，制作成本低廉，低能耗的增强型HEMT结构。 2、本专利技术提供的调制掺杂增强型HEMT结构，通过一个梯型势垒将掺杂层在能带中的相对位置降低，从而使掺杂原子提供的电子在无外加电场时不能进入沟道成为载流子 3、本专利技术提供的调制掺杂增强型HEMT结构及其制作方法，可应用于半导体电学器件的设计技术中，使HEMT电路制作成本降低，能耗降低。附图说明 图1是本专利技术提供的调制掺杂增强型HEMT结构的示意 图2是本专利技术提供的制作增强型HEMT结构的方法流程 图3是依照本专利技术实施例制作的增强型HEMT结构的能带图。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。 如图l所示，图1是本专利技术提供的调制掺杂增强型HEMT结构的示意图，该结构由下至上依次包括(110)面的半绝缘砷化镓衬底、在衬底上外延生长的20个周期的GaAs/AlAs超晶格层(GaAs的厚度为10nm， AlAs的厚度为10nm)、在GaAs/AlAs超晶格层上外延生长的厚度为60nm的GaAs量子阱层、在GaAs量子阱层上外延生长的厚度为10nm的Al。.3Ga。.7As层、在Al。.3Ga。.7As层上外延生长的厚度为5nm的AlxGai—xAs层(x线性从0. 3减至0. 1)、在A"Ga卜xAs层上外延生长的厚度为70nm的AlaiGa。.9AS层(在AlaiGa。.9AS层中面掺杂Si原子，面密度为2. Oellcm—2)、在面掺杂Si原子的AlaiGa。.9AS层上外延生长的厚度为20nm的Al。. ^a。.gAs层、在Al。. !本文档来自技高网...
【技术保护点】
一种增强型高电子迁移率晶体管结构，其特征在于，该结构包括：衬底；在衬底上外延生长的２０个周期的ＧａＡｓ／ＡｌＡｓ超晶格层，ＧａＡｓ的厚度为１０ｎｍ，ＡｌＡｓ的厚度为１０ｎｍ；在ＧａＡｓ／ＡｌＡｓ超晶格层上外延生长的厚度为６０ｎｍ的ＧａＡｓ量子阱层；在ＧａＡｓ量子阱层上外延生长的厚度为１０ｎｍ的Ａｌ↓［０．３］Ｇａ↓［０．７］Ａｓ层；在Ａｌ↓［０．３］Ｇａ↓［０．７］Ａｓ层上外延生长的厚度为５ｎｍ的Ａｌ↓［ｘ］Ｇａ↓［１－ｘ］Ａｓ层，ｘ线性从０．３减至０．１；在Ａｌ↓［ｘ］Ｇａ↓［１－ｘ］Ａｓ层上外延生长的厚度为７０ｎｍ的Ａｌ↓［０．１］Ｇａ↓［０．９］Ａｓ层，在Ａｌ↓［０．１］Ｇａ↓［０．９］Ａｓ层中面掺杂Ｓｉ原子，面密度为２．０ｅ１１ｃｍ↑［－２］；在面掺杂Ｓｉ原子的Ａｌ↓［０．１］Ｇａ↓［０．９］Ａｓ层上外延生长的厚度为２０ｎｍ的Ａｌ↓［０．１］Ｇａ↓［０．９］Ａｓ层；在Ａｌ↓［０．１］Ｇａ↓［０．９］Ａｓ层上外延生长的厚度为２０ｎｍ的ＧａＡｓ层；在ＧａＡｓ层上通过光刻、淀积金属和退火处理制得的源漏电极；以及在制作源漏电极后的ＧａＡｓ层上制作的栅电极。
【技术特征摘要】
【专利技术属性】
技术研发人员：谈笑天，郑厚植，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：11[中国|北京]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。