用于保护集成电路装置的孤立秘密数据的电路设备和方法制造方法及图纸

本发明专利技术涉及用于保护集成电路装置的孤立秘密数据的电路设备和方法。公开了用于控制对于主秘密数据的存取的一种电路设备、方法、和设计结构，该主秘密数据布置在集成电路装置的至少一个永久区域的至少一部分中。电路设备包括：响应外部时钟信号的时钟电路；配置成控制集成电路装置的安全状态的安全状态机；以及主秘密电路，与安全状态机通信，并且配置成控制对主秘密数据的存取。安全状态机和主秘密电路与时钟电路相隔离，并且主秘密电路响应安全状态机，以选择性地擦除主秘密数据的至少一部分。主秘密电路可以配置成响应零或触发的安全状态擦除主秘密数据的部分。

【技术实现步骤摘要】

本专利技术一般涉及计算系统，并且更具体地说，涉及保护在计算系统中的集成电路装置上存储的秘密数据。
技术介绍
现代计算系统，不管是个人的还是商业的，常常包括专用于主秘密数据的存储器 的安全扇区，该主秘密数据一般包含初始化数据、初始化设置、注册表文件、密码、密钥、以 及在有限的基础上对于元件、应用、和计算机的操作人员是可访问的其它敏感信息。主秘密 数据常常在引导期间使用，以加密/解密信息，或用于安全操作。因而，主秘密数据常常在 计算系统中存储的数据的最重要部分中，因为它允许计算系统引导信息、使信息安全、读取 安全的信息、和一般操作。 在最近几年，计算系统的安全性已经成为日益重要的问题。典型地，计算系统的操 作人员担心电气存储信息的安全性，其包括主秘密数据，并且禁止对它的未授权的存取。获 得未授权的存取的典型方法包括将病毒或蠕虫病毒加载到计算系统上、将软件键盘记录器 或封包探测器加载到计算系统上、将基于硬件的键盘记录器附装到计算系统上、在与计算 系统通信的计算机网络上配置封包探测器、和对计算系统的直接硬件攻击。因而，有多种方 式试图获得对计算系统数据的未授权的存取。然而，由于主秘密数据对于计算系统的操作 特别是必不可少的，所以额外措施典型地用于防止未授权的存取。 使计算系统安全的最近发展一般包括，提供保护集成电路的主秘密数据的安全状 态机。安全状态机典型地配置成，通过在一定情况下，如当计算系统关闭或当有正在尝试未 授权的存取的指示时，防止对主秘密数据的存取，从而保护主秘密数据。然而，在计算系统 正在运行的同时以及当计算系统断电时，安全状态机一般易受基于硬件的攻击。具体地说， 典型的安全状态机易受定时攻击，这些定时攻击改变计算系统的时钟电路，因此强迫安全 状态机进入错误状态并且使主秘密数据易受攻击。此外，主秘密数据典型地存储在集成电 路的存储器的非易失性区域中。因而，配置有主秘密数据的集成电路易受硬件攻击，如直接 连接或去层(de-layering)攻击。常规直接连接攻击直接将通信引脚附装到主秘密数据的 区域上，并且捕获该主秘密数据，而去层常常包括除去集成电路的至少一个层，以直接读取 主秘密数据的存储器位置和捕获该主秘密数据。因此，常规安全状态机典型地使集成电路 易受基于硬件的攻击和未授权的存取。 因此，有对于在基于硬件的攻击期间使主秘密数据安全的需要。
技术实现思路
本专利技术的实施例提供一种电路设备、一种方法、和一种设计结构，以通过将安全状 态机和主秘密电路与集成电路装置的时钟电路相隔离而控制对集成电路装置中的主秘密 数据的存取。以这种方式，集成装置的安全状态可以被异步地控制，并且在主秘密电路中存 储的主秘密数据可以被异步地写入和/或存取，从而避免在配置成保护主秘密数据的常规电路设备中找到至少某些缺陷。 本专利技术的实施例供用于控制对于主秘密数据的存取的电路设备之用，其中主秘密 数据布置在集成电路装置的至少一个永久区域的至少一部分中。在一些实施例中，电路设 备包括响应外部时钟信号的时钟电路；配置成控制集成电路装置的安全状态的安全状态 机；和主秘密电路，与安全状态机通信，并且配置成通过选择性地擦除主秘密数据的一部分 而控制对主秘密数据的存取。在那些实施例中，安全状态机和主秘密电路可以与集成电路 装置的时钟电路相隔离。因而，安全状态机配置成异步地改变集成电路装置的安全状态，而 主秘密电路配置成异步地擦除主秘密数据的部分。因此，安全状态机和主秘密电路可以耐 受定时攻击，并且电路设备的实施例可以配置成，在定时攻击期间禁止对主秘密数据的存 取。 按照如下附图和详细描述，这些和其它优点将是显然的。 附图说明 包括在本说明书中和构成其一部分的附图表明本专利技术的实施例，并且与以上给出 的本专利技术的一般描述和下面给出的实施例的详细描述一道，用于解释本专利技术的原理。 图1是与本专利技术实施例相一致的计算系统的方块图，该计算系统可以包括具有异 步定时的主秘密电路的集成电路装置； 图2是与本专利技术实施例相一致的并行处理计算系统的方块图，该并行处理计算系 统可以包括具有异步定时的主秘密电路的集成电路装置； 图3是与本专利技术实施例相一致的电路设备的示意图，该电路设备用于具有异步定 时的主秘密电路和异步定时的安全状态机的集成电路装置，以保护主秘密数据； 图4是表明与本专利技术的实施例相一致的图3的电路设备的安全状态转移的流程 图；以及 图5是表明与本专利技术实施例相一致的、响应来自电源电路、事件电路、和图3的电 路设备的其它元件的输入的安全状态转移、以及在转移之前和之后的电路设备的安全状态 机的二进制输出的表格。具体实施例方式本专利技术的实施例提供一种电路设备、一种方法、以及一种设计结构，以控制对集成 电路装置中的主秘密数据的存取。 现代处理单元，并且具体地说布置在典型的计算系统、多处理器计算系统、共享存 储器计算系统、和/或并行计算系统中的处理单元，典型地包括多个集成电路。这些处理 单元或集成电路装置，常常存储敏感系统信息或主秘密数据。该主秘密数据可以包括可用 于使系统安全的引导代码、主密钥、文件记录等。因而，有利的是，保护主秘密数据免于检索 该数据的尝试。然而，难以防止利用基于硬件的攻击来检索主秘密数据的某些尝试。例如， 难以防止存取主秘密数据的基于时钟的攻击，因为时钟电路用于将脉冲提供给集成电路装 置，这使集成电路装置的集成电路执行至少一条指令。此外，常常期望的是，将主秘密数据 存储在非易失性区域中。因而，非易失性区域可以被去层，以直接从集成电路装置读取数 据。 与本专利技术相一致的实施例提供一种电路设备、一种方法、以及一种设计结构，以通 过响应集成电路装置的安全状态来选择性地擦除主秘密数据的至少一部分，从而控制对集 成电路装置中的主秘密数据的存取。具体地说，本专利技术的实施例供控制对主秘密数据的存 取的电路设备之用，其中主秘密数据布置在集成电路装置的至少一个永久区域的至少一部 分中。在一些实施例中，电路设备包括响应外部时钟信号的时钟电路；配置成控制集成电 路装置的安全状态的安全状态机；以及主秘密电路，与安全状态机通信，并且配置成通过选 择性地擦除主秘密数据的一部分来控制对主秘密数据的存取。在那些实施例中，安全状态 机和主秘密电路可以与集成电路装置的时钟电路相隔离。因而，安全状态机配置成异步地 改变集成电路装置的安全状态，而主秘密电路配置成异步地擦除主秘密数据的部分。因此， 安全状态机和主秘密电路可以耐受定时攻击，并且电路设备的实施例可以配置成，在定时 攻击期间禁止对主秘密数据的存取。 此外，在一些实施例中，安全状态机和主秘密电路可以布置在至少一个永久区域 中，该永久区域可以是电池备份的永久区域。因而，安全状态机和主秘密电路可以配置成， 在集成电路的其余部分断电时操作。另外，响应于对集成电路装置进行去层可以擦除主秘 密数据，其会必要地中断到至少一个永久区域的电力信号。在另外的具体实施例中，集成电 路装置的至少一个永久区域可以与时钟电路相隔离。 在一些实施例中，安全状态机配置成使主秘密电路复位，以选择性地擦除主秘密 数据的部分。此外，在一些实施例中，电路设备包括至少一个映像寄存器，该映像寄存器与 主秘密电路通信，并且配置成从主秘密电路捕获主秘密数据的本文档来自技高网...

【技术保护点】
一种用于控制对于主秘密数据的存取的电路设备，该主秘密数据布置在集成电路装置的至少一个永久区域的至少一部分中，该电路设备包括：响应外部时钟信号的时钟电路；配置成控制集成电路装置的安全状态的安全状态机，其中，安全状态机与集成电路装置的时钟电路相隔离；以及主秘密电路，与安全状态机通信，并且配置成控制对主秘密数据的存取，其中，主秘密电路与集成电路装置的时钟电路相隔离，并且，主秘密电路响应安全状态机，以选择性地擦除主秘密数据的至少一部分。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：WE霍尔，SP杰克沃斯基，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]