横向ＤＭＯＳ晶体管及其制造方法技术

本发明专利技术的目的是提供一种ＬＤＭＯＳ晶体管及其制造方法，可以提高ＬＤＭＯＳ晶体管的漏极－源极之间的阻抗。ＬＤＭＯＳ晶体管包括：Ｐ型本体区，形成在Ｎ阱中；源极区和源极接触区，形成在Ｐ型本体区中；漏极区，形成在与Ｐ型本体区隔开一定距离处；ＬＯＣＯＳ，形成在Ｐ型本体区和漏极区之间的Ｎ阱的表面上；主栅电极，形成在ＬＯＣＯＳ和Ｎ阱上；以及辅栅电极，形成在源极区和源极接触区之间。

【技术实现步骤摘要】

本专利技术涉及半导体器件，更具体地，涉及LDMOS晶体管及其制造方法。
技术介绍
理想情况下，作为功率半导体器件，可以在接近半导体的理论击穿电压下工作的器件是优选的。 因此，在通过集成电路控制采用高电压的外部系统的情况下，该集成电路需要一个用于控制高电压的内置器件，该内置器件设置有具有高击穿电压的结构。 即，在具有高电压直接施加其上的晶体管的漏极或源极中，要求漏极和源极与半导体衬底之间的穿通电压，以及漏极和源极与阱或衬底之间的击穿电压高于该高电压。 高电压半导体器件中，用于高电压的LDMOS (Lateral DiffusedMOS，横向扩散MOS)具有适于高电压的结构，因为该LDMOS具有由漂移区分开并由栅电极控制的沟道区和漏极电极。图1示出了示例性的L匿OS晶体管的截面图。 参照图1 ，为了调节聚集在栅极边缘的电场以提高漏极_源极击穿电压BVdss，在漂移区形成LOCOS 130。 尽管LOCOS 130对提高击穿电压BVdss是有效的，但与没有LOCOS应用到其上的LDMOS相比，鉴于漏极_源极之间的阻抗，LOCOS 130不是有利的。 然而，如果漂移区的浓度增强以提高漏极_本文档来自技高网...

【技术保护点】
一种ＬＤＭＯＳ晶体管，包括：Ｐ型本体区，形成在Ｎ阱中；源极区和源极接触区，形成在所述Ｐ型本体区中；漏极区，形成为与所述Ｐ型本体区隔开一个距离；ＬＯＣＯＳ，形成在所述Ｐ型本体区和所述漏极区之间的所述Ｎ阱的表面上；主栅电极，形成在所述ＬＯＣＯＳ和所述Ｎ阱上；以及辅栅电极，形成在所述源极区和所述源极接触区之间。

【技术特征摘要】
KR 2008-10-1 10-2008-0096626一种LDMOS晶体管，包括P型本体区，形成在N阱中；源极区和源极接触区，形成在所述P型本体区中；漏极区，形成为与所述P型本体区隔开一个距离；LOCOS，形成在所述P型本体区和所述漏极区之间的所述N阱的表面上；主栅电极，形成在所述LOCOS和所述N阱上；以及辅栅电极，形成在所述源极区和所述源极接触区之间。2. 根据权利要求1所述的LDMOS晶体管，其中所述辅栅电极是形成在所述源极区和所 述源极接触区之间的沟槽型栅电极。3. 根据权利要求2所述的U)MOS晶体管，其中所述辅栅电极是通过在所述沟槽中埋置 氧化物形成的栅电极。4. 根据权利要求1所述的LDMOS晶体管，其中所述辅...

【专利技术属性】
技术研发人员：李相容，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]