本发明专利技术公开了一种射频横向双扩散场效应晶体管，包括P型衬底，在所述P型衬底上外延生长形成的P型外延层，在所述P型外延层上方淀积一层氧化硅层，在所述氧化硅层上淀积一层金属层并刻蚀形成法拉第层，在所述氧化硅层及法拉第层中间还包括一层氮化硅层。本发明专利技术能在减少了一次金属淀积过程的同时，实现更高的击穿电压BV，也降低了栅氧边缘下方的电场强度，有利于抑制HCI(热载流子注入)效应。
【技术实现步骤摘要】
本专利技术涉及一种半导体集成电路制造器件，特别是涉及一种射频横向双扩散场效应晶体管，本专利技术还涉及该晶体管的制造方法。
技术介绍
射频横向双扩散场效应晶体管(RFLDM0S)器件是半导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品，具有线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、易于和MOS工艺集成等优点，并且其价格远低于砷化镓器件，是一种非常具有竞争力的功率器件，被广泛用于GSM，PCS,W-CDMA基站的功率放大器，以及无线广播与核磁共振等方面。在RFLDM0S的设计过程中，要求大的击穿电压BV和小的导通电阻Rdson，同时由于其栅漏电容Cgd决定了截止频率的大小，因而栅漏电容Cgd也应越小越好。较高的击穿电压有助于保证器件在实际工作时的稳定性，如工作电压为50V的RF LDMOS器件，其击穿电压需要达到IlOV以上。而导通电阻Rdson则会直接影响到器件射频特性，如增益与效率等特性。为了实现较高的击穿电压(110V以上)，一般RFLDM0S器件采用了两层法拉第盾结构，这有利于电场更均匀地分布。如图1所示，采用掺高浓度P型杂质的衬底，即P型衬底11，根据器件耐压的要求不同，在所述P型衬底11上，生长不同厚度和掺杂浓度的P型外延层12，通过光刻板定义，进行离子注入形成轻掺杂漂移区(NLDD) 13 ;随后热氧生长一层栅极氧化层14 ;淀积多晶硅，光刻板定义并刻蚀出多晶硅栅15 ;利用离子注入和扩散工艺分别形成P阱16、P+区域17、N+源区18及N+漏区19 ;然后淀积一层氧化硅层110，淀积金属或者金属硅化物，刻蚀出第一层法拉第盾111，再淀积一层氧化硅层110，淀积金属或者金属硅化物，刻蚀出第二 层法拉第盾112，然后定义P型多晶硅塞或金属塞结构113，并淀积相应材料；最后进行后续工艺，形成RFLDM0S。然而，传统的RFLDM0S器件的两层法拉第盾结构对应着两次金属淀积，工艺过程复杂。
技术实现思路
本专利技术所要解决的技术问题是提供一种射频横向双扩散场效应晶体管，能实现比两层法拉第盾结构RFLDM0S器件更高的击穿电压。同时还减少了一次金属淀积过程，简化工艺过程。为解决上述技术问题，本专利技术提供了一种射频横向双扩散场效应晶体管的制造方法，包括步骤1、在所述P型衬底上生长所述P型外延层；经栅极氧化层生长后，淀积多晶硅，通过光刻板定义并刻蚀出多晶硅栅，在刻蚀完成后，为保证随后的离子注入时多晶硅栅不被击穿，保留其顶部的光刻胶，进行一步较高能量的轻掺杂LDD的N型离子注入，形成轻掺杂漂移区，最后去除所述光刻胶；步骤2、P阱的形成；步骤3、P+区域、N+源区及N+漏区的形成；步骤4、首先在所述P型外延层上方整体淀积一层氧化硅层，然后通过光刻定义，对法拉第盾正下方的氧化硅区域进行刻蚀，形成沟槽A，其深度小于所述氧化硅层的厚度；步骤5、在所述氧化硅层上方整体淀积一层氮化硅层，通过光刻定义，对距所述沟槽A右侧横向距离为0-0. 7微米的所述氮化硅层进行沟槽B刻蚀，其深度直达所述氧化硅层，同时，对所述沟槽B靠近栅极一侧的氮化硅刻蚀和靠近漏区一侧的氮化硅刻蚀也同步完成;步骤6、在所述氧化硅层及所述氮化硅层的上方淀积一层金属层并进行相应的刻蚀，形成法拉第盾结构；定义P型多晶硅塞或金属塞区域，并淀积相应材料，形成P型多晶硅塞或金属塞。 进一步的，步骤I中所述的进行一步较高能量的轻掺杂LDD的N型离子注入，注入离子为磷或砷，能量为50-300keV，剂量为5en-4e12cm_2。进一步的，步骤2中所述的P阱的形成，有两种方式，一种是在所述多晶硅栅形成前通过离子注入与高温推进形成，另一种是通过自对准工艺加高温推进形成。进一步的，步骤2中所述的P讲，其杂质为硼，能量为30_80keV，剂量为Ie12-1eMcm 2。进一步的，步骤3中所述N+源区及所述N+漏区，其杂质为磷或砷，能量为0_200keV，剂量为Ie13-1e16Cnr2Jy^iSP+区域，杂质为硼或二氟化硼，能量为0_100keV，剂量为 Ie13-1e16Cm 2。进一步的，步骤4中所述的氧化硅层，厚度为1000-4000埃，所述沟槽A的长度为0-0. 8微米，深度为1000-3000埃。进一步的，步骤5中所述氮化硅层，厚度为1000-3000埃，所述沟槽B的长度为0-0. 3微米。进一步的，步骤5中所述的氮化硅层的整体长度为2-4微米。一种射频横向双扩散场效应晶体管，包括P型衬底，在所述P型衬底上外延生长形成的P型外延层，在所述P型外延层上方淀积一层氧化硅层，在所述氧化硅层上淀积一层金属层并刻蚀形成法拉第层，其特征在于，在所述氧化硅层及法拉第层中间还包括一层氮化娃层。进一步的，还包括位于所述P型外延层上方的栅极氧化层及位于所述栅极氧化层上方的多晶硅栅，位于所述P型外延层中的轻掺杂漂移区，利用离子注入和扩散工艺分别形成的P阱、P+区域、N+源区及N+漏区。本专利技术的RFLDM0S器件在减少一次金属淀积过程的同时，实现了更高的击穿电压BV,也降低了栅氧边缘下方的电场强度，有利于抑制HCI (热载流子注入)效应。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明图1是现有的RFLDM0S器件的结构示意图；图2是本专利技术RFLDM0S器件结构示意图；图3a是现有的RFLDM0S器件在击穿时的碰撞电离图3b是本专利技术RFLDM0S器件在击穿时的碰撞电离图；图4是本专利技术RFLDM0S器件与现有RFLDM0S器件沿NLDD区域的横向电场强度分布图；图5是本专利技术RFLDM0S器件与现有RFLDM0S器件的击穿特性曲线图；图6a_6f是本专利技术RFLDM0S器件制造方法各步骤结构示意图。主要附图标记说明P型衬底11P型外延层12轻掺杂漂移区13栅极氧化层14多晶硅栅15P阱16P+ 区域 17N+ 源区 18N+漏区19氧化硅层110第一层法拉第盾111·第二层法拉第盾112P型多晶硅塞或金属塞结构113P型衬底21P型外延层22轻掺杂漂移区23栅极氧化层24多晶硅栅25P阱26P+区域 27N+源区 28N+漏区29氧化硅层210氮化硅层211法拉第盾212P型多晶硅塞或金属塞结构213P型衬底61P型外延层62栅极氧化层63多晶硅栅64轻掺杂漂移区65P阱66P+区域 67N+源区 68N+漏区69氧化硅层610氮化硅层611法拉第盾612P型多晶硅塞或金属塞结构613光刻胶600具体实施例方式为使贵审查员对本专利技术的目的、特征及功效能够有更进一步的了解与认识，以下配合附图详述如后。如图2所示，为本专利技术RFLDM0S器件的结构，包括在所述P型衬底21上，生长不同厚度和掺杂浓度的P型外延层22 ;随后热氧生长一层栅极氧化层24 ;淀积多晶硅，光刻板定义并刻蚀出多晶硅栅25 ;进行离子注入形成轻掺杂漂移区(NLDD) 23 ;利用离子注入和扩散工艺分别形成P阱26、P+区域27、N+源区28及N+漏区29 ;在P型外延层22上方整体淀积有一层氧化硅层210，在氧化硅层210上设置有氮化硅层211，最后在氮化硅层211上淀积一层金属层并进行相应刻蚀，形成法拉第盾212 ;定义P型多晶硅塞或金属塞结构213，并淀积相本文档来自技高网...
【技术保护点】
一种射频横向双扩散场效应晶体管的制造方法，其特征在于，包括：步骤1、在所述P型衬底上生长所述P型外延层；经栅极氧化层生长后，淀积多晶硅，通过光刻板定义并刻蚀出多晶硅栅，在刻蚀完成后，为保证随后的离子注入时多晶硅栅不被击穿，保留其顶部的光刻胶，进行一步较高能量的轻掺杂LDD的N型离子注入，形成轻掺杂漂移区，最后去除所述光刻胶；步骤2、P阱的形成；步骤3、P+区域、N+源区及N+漏区的形成；步骤4、首先在所述P型外延层上方整体淀积一层氧化硅层，然后通过光刻定义，对法拉第盾结构正下方的氧化硅区域进行刻蚀，形成沟槽A，其深度小于所述氧化硅层的厚度；步骤5、在所述氧化硅层上方整体淀积一层氮化硅层，通过光刻定义，对距所述沟槽A右侧横向距离为0?0.7微米的所述氮化硅层进行沟槽B刻蚀，其深度直达所述氧化硅层，同时，对所述沟槽B靠近栅极一侧的氮化硅刻蚀和靠近漏区一侧的氮化硅刻蚀也同步完成；步骤6、在所述氧化硅层及所述氮化硅层的上方淀积一层金属层并进行相应的刻蚀，形成法拉第盾结构；定义P型多晶硅塞或金属塞区域，并淀积相应材料，形成P型多晶硅塞或金属塞。
【技术特征摘要】
1.一种射频横向双扩散场效应晶体管的制造方法，其特征在于，包括 步骤1、在所述P型衬底上生长所述P型外延层；经栅极氧化层生长后，淀积多晶硅，通过光刻板定义并刻蚀出多晶硅栅，在刻蚀完成后，为保证随后的离子注入时多晶硅栅不被击穿，保留其顶部的光刻胶，进行一步较高能量的轻掺杂LDD的N型离子注入，形成轻掺杂漂移区，最后去除所述光刻胶； 步骤2、P阱的形成； 步骤3、P+区域、N+源区及N+漏区的形成； 步骤4、首先在所述P型外延层上方整体淀积一层氧化硅层，然后通过光刻定义，对法拉第盾结构正下方的氧化硅区域进行刻蚀，形成沟槽A，其深度小于所述氧化硅层的厚度； 步骤5、在所述氧化硅层上方整体淀积一层氮化硅层，通过光刻定义，对距所述沟槽A右侧横向距离为0-0. 7微米的所述氮化硅层进行沟槽B刻蚀，其深度直达所述氧化硅层，同时，对所述沟槽B靠近栅极一侧的氮化硅刻蚀和靠近漏区一侧的氮化硅刻蚀也同步完成； 步骤6、在所述氧化硅层及所述氮化硅层的上方淀积一层金属层并进行相应的刻蚀，形成法拉第盾结构；定义P型多晶硅塞或金属塞区域，并淀积相应材料，形成P型多晶硅塞或金属塞。2.如权利要求1所述的制造方法，其特征在于，步骤I中所述的进行一步较高能量的轻掺杂LDD的N型离子注入，注入离子为磷或砷，能量为50-300keV，剂量为5en-4e12cm_2。3.如权利要求1所述的制造方法，其特征在于，步骤2中所述的P阱的形成，有两种方式，一种是在所述多晶硅栅形成前通过离子注入与高温推进形成，另一种是...
【专利技术属性】
技术研发人员：李娟娟，慈朋亮，钱文生，韩峰，胡君，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。