半导体器件及其制造方法技术

公开了一种用于制造半导体器件的方法。在衬底的腔室中且邻近衬底中的隔离结构形成应变材料。应变材料具有位于衬底的表面上方的角部。所公开的方法提供了改进方法，该改进方法用于形成邻近隔离结构并具有位于衬底腔室中的增加部分的应变材料，从而增强载流子迁移率并且提升器件性能。在实施例中，采用蚀刻工艺通过去除至少一部分角部来再分布应变材料使其位于腔室中，从而实现改进的形成方法。本发明专利技术提供了半导体器件及其制造方法。

【技术实现步骤摘要】

本专利技术涉及集成电路制造，更具体地说，涉及具有应变结构的半导体器件。
技术介绍
当诸如金属氧化物半导体场效应晶体管(MOSFET)的半导体器件通过各种技术节点按比例缩小时，将高k栅极介电层和金属栅电极层结合在MOSFET的栅叠层中，从而随部件尺寸的降低而改进器件性能。另外，可以使用应用选择性生长的硅锗(SiGe)的MOSFET的源极和漏极(S/D)凹进腔中的应变结构来提高载流子迁移率。然而，在互补金属氧化物半导体(CMOS)制造中应用这些部件和工艺存在挑战。当器件之间的栅极长度和间隔减小时，加重了这些问题。例如，因为应变材料不能将给定量的应变传递至半导体器件的沟道区域中，所以很难实现提高半导体器件的载流子迁移率，从而增大了器件不稳定和/或器件故障的可能性。
技术实现思路
一方面，本专利技术提供了一种用于制造半导体器件的方法，包括提供具有表面的衬底；在所述衬底中形成隔离部件；在所述衬底的所述表面上方形成栅叠层；在所述衬底中形成凹进腔，其中，将所述凹进腔水平地设置在所述栅叠层和所述隔离部件之间；在所述凹进腔中形成外延(epi)材料，其中，所述外延材料具有位于所述凹进腔上方的角部；以及实施蚀刻工艺以再分布至少一部分所述角部使其位于所述凹进腔中。根据本专利技术所述的方法，进一步包括在蚀刻步骤之前，在所述外延材料上方形成保护层。其中，所述保护层是通过外延生长工艺形成的Si。并且其中，在形成所述保护层之后，原位实施蚀刻步骤。根据本专利技术所述的方法，其中，使用含氯气体和载气实施蚀刻步骤。所述含氯气体是(12和/或HC1。所述载气是H2和/或N2。所述含氯气体的流速处于约50sccm至约300sccm的范围内，以及所述载气的流速处于约3slm至约4slm(每分钟标准立升)的范围内。根据本专利技术所述的方法，其中，所述外延材料是SiGe。根据本专利技术所述的方法，进一步包括在蚀刻步骤之后，在所述外延材料上方形成接触部件。根据本专利技术所述的方法，其中，所述外延材料在蚀刻步骤之前包含(111)晶面而在蚀刻步骤之后包含(311)晶面。根据本专利技术所述的方法，其中，所述角部具有尖端高度，所述尖端高度处于约Inm和约IOnm之间的范围内。根据本专利技术所述的方法，其中，在蚀刻步骤之前，在所述衬底表面的法线和所述外延材料平面的法线之间具有第一角度， 而在蚀刻步骤以后，在所述衬底表面的法线和所述外延材料平面的法线之间具有第二角度，其中，所述第二角度小于所述第一角度。另一方面，本专利技术提供了一种制造半导体器件的方法，包括在衬底中形成隔离部件；在所述衬底上方形成栅叠层；在所述衬底中形成源极/漏极(S/D)凹进腔，其中，将所述S/D凹进腔设置在所述栅叠层和所述隔离部件之间；在所述S/D凹进腔中形成外延(epi)材料，其中，所述外延材料具有上表面，所述上表面具有第一晶面；以及使用含氯气体对所述S/D凹进腔中的所述外延材料实施再分布工艺，其中，在再分布之后，将所述第一晶面转变成第二晶面。根据本专利技术所述的方法,其中，所述含氯气体是流速处于约50sccm至约300sccm范围内的Cl2和/或HC1。根据本专利技术所述的方法，其中，使用所述含氯气体和载气实施所述再分布工艺。根据本专利技术所述的方法，其中，所述第一晶面包含(111)晶面以及所述第二晶面包含(311)晶面。根据本专利技术所述的方法，其中，使用蚀刻气体而不提供电源或生成等离子体来实施所述再分布工艺。根据本专利技术所述的方法，其中，在形成所述外延材料之后，原位实施所述再分布工艺。 又一方面，本专利技术提供了一种制造半导体器件的方法，包括提供具有表面的衬底；在所述衬底中形成隔离部件；在所述衬底的所述表面上方形成栅叠层；在所述衬底中形成凹进腔，其中，将所述凹进腔水平地设置在所述栅叠层和所述隔离部件之间；在所述凹进腔中形成具有第一晶面的外延Gpi)材料，其中，所述外延材料具有位于所述凹进腔上方的角部；在所述外延(epi)材料上方形成保护层；实施蚀刻工艺，以去除所述保护层并再分布所述外延Gpi)材料以去除至少一部分所述角部使其位于所述凹进腔中，其中，所述再分布的外延(epi)材料具有第二晶面，所述第二晶面与所述第一晶面不同；以及在所述再分布的外延(epi)材料上方形成接触部件。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术。应该强调的是，根据工业中的标准实践，各种部件没有按比例绘制并且仅仅用于说明的目的。实际上，为了清楚起见讨论，各种部件的尺寸可以被任意增大或缩小。图1为示出了根据本专利技术的各个方面用于制造包括应变结构的半导体器件的方法的流程图；以及图2至图8示出了根据本专利技术的各个方面在各个制造阶段的半导体器件的应变结构的示意性横截面图。具体实施例方式可以理解为了实施本专利技术的不同部件，以下公开内容提供了许多不同的实施例或实例。在下面描述元件和布置的特定实例以简化本专利技术。当然这些仅仅是实例并不打算限定。例如，以下描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一部件和第二部件以直接接触形成的实施例，并且也可以包括其中可以在第一部件和第二部件之间形成额外的部件，使得第一部件和第二部件可以不直接接触的实施例。再者，本专利技术可以在各个实例中重复参照数字和/或字母。这种重复是为了简明和清楚的目的，而且其本身没有规定所讨论的各个实施例和/或结构之间的关系。图1为示出了根据本专利技术的各个方面用于制造半导体器件200的方法100的流程图。图2至图8示出了根据图1的方法100的实施例在各个制造阶段的半导体器件200的示意性横截面图。半导体器件200可以包括在微处理器、存储器单元、和/或其他集成电路(IC)中。应该注意，图1的方法没有生产完整的半导体器件200。可以采用互补金属氧化物半导体(CMOS)技术加工来制造完整的半导体器件200。因此，应该理解，可以在图1的方法100之前、之中、以及之后提供其他工艺，以及其他一些工艺在这里仅进行简述。此外，为了更好地理解本专利技术，简化了图1至图8。例如，尽管附图示出了半导体器件200，但是应该理解，IC可以包括许多其他器件，该其他器件包括电阻器、电容器、电感器、熔丝等。参考图1和图2，方法100从步骤102开始，在步骤102中，提供了包括表面202s的衬底202。在一个实施例中，衬底202包括晶体硅衬底(例如，晶圆)。在本实施例中，衬底202是指具有由(100)晶面形成的表面202s的(100)衬底。在可选实施例中，衬底202可以包括绝缘体上娃(SOI)结构。衬底202可以进一步包括有源区204。有源区204可以根据设计要求包括各种掺杂结构。在一些实施例中，有源区204可以用p型掺杂剂或n型掺杂剂掺杂。例如，有源区204可以掺杂有p型掺杂剂，使用诸如硼或BF2的化学品来实施掺杂；n型掺杂剂，使用诸如磷或砷的化学品来实施掺杂；和/或其组合。有源区204可以用作配置用于N型金属氧化物半导体晶体管器件(称作NM0S)的区域和配置用于P型金属氧化物半导体晶体管器件(称作PM0S)的区域。在一些实施例中，在衬底202中形成隔离结构206a和206b，从而隔离各个有源区204。例如，采用隔离技术如硅的局部氧化(LOCOS)或浅沟槽隔离(STI)来形成隔离结构206a和206b，从而限定并电隔离各本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括：提供具有表面的衬底；在所述衬底中形成隔离部件；在所述衬底的所述表面上方形成栅叠层；在所述衬底中形成凹进腔，其中，将所述凹进腔水平地设置在所述栅叠层和所述隔离部件之间；在所述凹进腔中形成外延(epi)材料，其中，所述外延材料具有位于所述凹进腔上方的角部；以及实施蚀刻工艺以再分布至少一部分所述角部使其位于所述凹进腔中。

【技术特征摘要】
2011.09.29 US 13/248,3191.一种用于制造半导体器件的方法，包括 提供具有表面的衬底； 在所述衬底中形成隔离部件； 在所述衬底的所述表面上方形成栅叠层； 在所述衬底中形成凹进腔，其中，将所述凹进腔水平地设置在所述栅叠层和所述隔离部件之间； 在所述凹进腔中形成外延(epi)材料，其中，所述外延材料具有位于所述凹进腔上方的角部；以及 实施蚀刻工艺以再分布至少一部分所述角部使其位于所述凹进腔中。2.根据权利要求1所述的方法，进一步包括在蚀刻步骤之前，在所述外延材料上方形成保护层，其中，所述保护层是通过外延生长工艺形成的Si。3.根据权利要求2所述的方法，其中，在形成所述保护层之后，原位实施蚀刻步骤。4.根据权利要求1所述的方法，其中，使用含氯气体和载气实施蚀刻步骤，所述含氯气体是Cl2和/或HCl，以及所述载气是H2和/或N2。5.根据权利要求1所述的方法，进一步包括 在蚀刻步骤之后，在所述外延材料上方形成接触部件。6.根据权利要求1所述的方法，其中，所述外延材料在蚀刻步骤之前包含(111)晶面而在蚀刻步骤之后包含(311)晶面。7.根据权利要求1所述的方法，其中，所述角部具有尖端高度，所述尖端高度处于约Inm和约IOnm之间的范围内。8.根据权利要求1所述的方法，其中，在蚀刻步骤之前，在所述衬底表面的...

【专利技术属性】
技术研发人员：李彦儒，游明华，李资良，李启弘，蔡邦彦，舒丽丽，林逸宏，郑有宏，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：