半导体器件及其制造方法技术

公开了一种用于制造半导体器件的方法。在衬底的腔室中且邻近衬底中的隔离结构形成应变材料。应变材料具有位于衬底的表面上方的角部。所公开的方法提供了改进方法，该改进方法用于形成邻近隔离结构并具有位于衬底腔室中的增加部分的应变材料，从而增强载流子迁移率并且提升器件性能。在实施例中，采用蚀刻工艺通过去除至少一部分角部来再分布应变材料使其位于腔室中，从而实现改进的形成方法。本发明专利技术提供了半导体器件及其制造方法。

【技术实现步骤摘要】

本专利技术涉及集成电路制造，更具体地说，涉及具有应变结构的半导体器件。
技术介绍
当诸如金属氧化物半导体场效应晶体管(MOSFET)的半导体器件通过各种技术节点按比例缩小时，将高k栅极介电层和金属栅电极层结合在MOSFET的栅叠层中，从而随部件尺寸的降低而改进器件性能。另外，可以使用应用选择性生长的硅锗(SiGe)的MOSFET的源极和漏极(S/D)凹进腔中的应变结构来提高载流子迁移率。然而，在互补金属氧化物半导体(CMOS)制造中应用这些部件和工艺存在挑战。当器件之间的栅极长度和间隔减小时，加重了这些问题。例如，因为应变材料不能将给定量的应变传递至半导体器件的沟道区域中，所以很难实现提高半导体器件的载流子迁移率，从而增大了器件不稳定和/或器件故障的可能性。
技术实现思路
一方面，本专利技术提供了一种用于制造半导体器件的方法，包括提供具有表面的衬底；在所述衬底中形成隔离部件；在所述衬底的所述表面上方形成栅叠层；在所述衬底中形成凹进腔，其中，将所述凹进腔水平地设置在所述栅叠层和所述隔离部件之间；在所述凹进腔中形成外延(epi)材料，其中，所述外延材料具有位于所述凹进腔上方的角部；以及实施本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括：提供具有表面的衬底；在所述衬底中形成隔离部件；在所述衬底的所述表面上方形成栅叠层；在所述衬底中形成凹进腔，其中，将所述凹进腔水平地设置在所述栅叠层和所述隔离部件之间；在所述凹进腔中形成外延(epi)材料，其中，所述外延材料具有位于所述凹进腔上方的角部；以及实施蚀刻工艺以再分布至少一部分所述角部使其位于所述凹进腔中。

【技术特征摘要】
2011.09.29 US 13/248,3191.一种用于制造半导体器件的方法，包括 提供具有表面的衬底； 在所述衬底中形成隔离部件； 在所述衬底的所述表面上方形成栅叠层； 在所述衬底中形成凹进腔，其中，将所述凹进腔水平地设置在所述栅叠层和所述隔离部件之间； 在所述凹进腔中形成外延(epi)材料，其中，所述外延材料具有位于所述凹进腔上方的角部；以及 实施蚀刻工艺以再分布至少一部分所述角部使其位于所述凹进腔中。2.根据权利要求1所述的方法，进一步包括在蚀刻步骤之前，在所述外延材料上方形成保护层，其中，所述保护层是通过外延生长工艺形成的Si。3.根据权利要求2所述的方法，其中，在形成所述保护层之后，原位实施蚀刻步骤。4.根据权利要求1所述的方法，其中，使用含氯气体和载气实施蚀刻步骤，所述含氯气体是Cl2和/或HCl，以及所述载气是H2和/或N2。5.根据权利要求1所述的方法，进一步包括 在蚀刻步骤之后，在所述外延材料上方形成接触部件。6.根据权利要求1所述的方法，其中，所述外延材料在蚀刻步骤之前包含(111)晶面而在蚀刻步骤之后包含(311)晶面。7.根据权利要求1所述的方法，其中，所述角部具有尖端高度，所述尖端高度处于约Inm和约IOnm之间的范围内。8.根据权利要求1所述的方法，其中，在蚀刻步骤之前，在所述衬底表面的...

【专利技术属性】
技术研发人员：李彦儒，游明华，李资良，李启弘，蔡邦彦，舒丽丽，林逸宏，郑有宏，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：