RF LDMOS中改善漏电的方法技术

本发明专利技术公开了一种RF?LDMOS中改善漏电的方法，包括：1）在多晶硅栅极刻蚀形成后，在牺牲氧化层表面和多晶硅栅极的周围，淀积第一氧化层；2）干法刻蚀淀积的第一氧化层，形成多晶硅栅极侧墙；3）湿法去除栅极两侧的牺牲氧化层；4）进行源漏注入及侧墙工艺，完成RF?LDMOS的制作。本发明专利技术不仅工艺实现简单，而且可减少干法刻蚀带来的等离子聚合物带来的损伤，降低漏电。通过本发明专利技术栅刻蚀后的工艺修复，可将漏电在原来基础之上降低至少一个数量级，而且没有对其他参数产生任何影响。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路领域中改善漏电的方法，特别是涉及ー种RFLDMOS (射频横向扩散金属氧化物半导体)中改善漏电的方法。
技术介绍
P型RF LDMOS主要应用于开关，对导通电阻和漏电有很高的要求。而在复杂的エ艺中，刻蚀带来的离子聚合物损伤不可避免，所造成的漏电已经不能忽视。众所周知，硅片表面均匀的等离子聚合物是不会产生表面电荷的，但是对于复杂的图像刻蚀，如栅刻蚀、侧墙刻蚀等，就会在刻蚀的局部小范围内产生正向电荷，相反的，在刻蚀空间比较大的区域形成反向电荷，如果等离子聚合物分布均匀，正反向电场综合不会产生电流，但实际上，等离子聚合物是不均匀分布的，就会在硅片表面即栅氧化层中陷入电荷，产生电荷流动(如图1所示)，从而带来栅极与漏极或源极之间的漏电(如图2所示)。为了降低器件的漏电，就要尽量減少和清除掉等离子聚合物及其带来的损伤。然而，现有的RF LDMOS产品エ艺都没有对刻蚀所造成的损伤进行修复的步骤，以降低漏电。
技术实现思路
本专利技术要解决的技术问题是提供ー种RF LDMOS中改善漏电的方法。通过该方法，可将受到损伤的牺牲氧化层去除掉，能減少界面态电荷、悬挂键等，从而减低漏电。为解决上述技术问题，本专利技术的RF LDMOS中改善漏电的方法，包括步骤(I)在多晶硅栅极刻蚀形成后，在牺牲氧化层(第二氧化层)表面和多晶硅栅极的周围(包括多晶娃栅极两侧面和多晶娃栅极表面)淀积第一氧化层；(2)干法刻蚀淀积的第一氧化层，形成多晶硅栅极侧墙；(3)湿法去除栅极两侧的牺牲氧化层(第二氧化层);(4)进行源漏注入及侧墙エ艺，完成RF LDMOS的制作。所述步骤(I)中，淀积的方法，包括低压化学气相淀积；第一氧化层，包括氧化硅层；第一氧化层的厚度为200 500埃。所述步骤(2)中，侧墙的厚度范围如有150 400埃。为尽可能的降低漏电，需要减少干法刻蚀带来的等离子聚合物带来的损伤，因此，通过采用本专利技术，不仅エ艺实现简单，而且可減少干法刻蚀带来的等离子聚合物带来的损伤，降低漏电。通过本专利技术栅刻蚀后的エ艺修复，可将漏电在原来基础之上降低至少ー个数量级，而且没有对其他參数产生任何影响，即不会对器件的其他性能造成影响。附图说明下面结合附图与具体实施方式对本专利技术作进ー步详细的说明图1是硅片表面的电荷流动示意图；图2是常规多晶硅栅极刻蚀的结构示意图；其中，《图标表示漏电位置；图3是采用本专利技术的方法后的结构示意图；图4是多晶硅栅极刻蚀后的结构示意图；图5是多晶硅栅极刻蚀后，用低压化学气相淀积氧化硅后的结构示意图；图6是干法刻蚀掉淀积的氧化硅后，形成小的侧墙的结构示意图；图7是采用常规工艺与本专利技术制作的RF LDMOS单管器件的击穿电压比较图。图中附图标记说明如下I为N型硅衬底，2为N型外延，3为P型多晶硅深槽，4为低压P型讲，5为N型掺杂形成沟道区，6为栅氧化层，7为多晶硅栅，8为栅极金属硅化物，9为多晶硅栅极侧墙，10为牺牲氧化层，11为低压化学气相淀积的氧化硅。具体实施例方式本专利技术的RF LDMOS中改善漏电的方法，包括步骤(I)经N型外延2上，依次淀积氧化硅层、多晶硅栅层、栅极金属硅化物层，刻蚀，形成多晶硅栅极(如图3所示)，在牺牲氧化层10表面和多晶硅栅极的两侧面及其多晶硅栅极表面，米用低压化学气相淀积法淀积氧化娃层11 (如图4所不)，厚度为200 500埃；其中，牺牲氧化层材质是氧化硅； (2)干法刻蚀牺牲氧化层10表面和多晶硅栅极表面淀积的氧化硅层11，形成多晶硅栅极侧墙9 (如图5所示)，多晶硅栅极侧墙9的厚度为150 400埃；(3)按常规的湿法，去除栅极两侧(有源区)的牺牲氧化层10 (如图6所示)；(4)按常规的工艺，进行源漏注入及侧墙工艺，完成RF LDMOS的制作。本专利技术在栅刻蚀后，增加改善等离子聚合物带来的损伤的工艺步骤，即本专利技术在多晶硅刻蚀后，添加如上所述的步骤，形成小的氧化硅层侧墙，可以保护栅氧化层。同时，经湿法去除剩余的牺牲氧化层后，仍可按照正常的工艺步骤进行操作，制备RF LDM0S。经采用常规工艺(优化前)与本专利技术的方法(优化后)制作RF LDMOS产品后，检测其产品的击穿电压，如图7所示，采用本专利技术的方法，即通过增加3步工艺，将栅刻蚀所带来的损伤降低了，而且产品器件的漏电能降低至少一个数量级，同时，不影响产品其他性能，因此，本专利技术可有效地减少刻蚀带来的损伤，降低产品的漏电，而且不会对器件的其他性能造成影响。本文档来自技高网...

【技术保护点】
一种RF?LDMOS中改善漏电的方法，其特征在于，包括步骤：（1）在多晶硅栅极刻蚀形成后，在牺牲氧化层表面和多晶硅栅极的周围，淀积第一氧化层；（2）干法刻蚀淀积的第一氧化层，形成多晶硅栅极侧墙；（3）湿法去除栅极两侧的牺牲氧化层；（4）进行源漏注入及侧墙工艺，完成RF?LDMOS的制作。

【技术特征摘要】
1.ー种RF LDMOS中改善漏电的方法，其特征在于，包括步骤 (1)在多晶硅栅极刻蚀形成后，在牺牲氧化层表面和多晶硅栅极的周围，淀积第一氧化层； (2)干法刻蚀淀积的第一氧化层，形成多晶硅栅极侧墙； (3)湿法去除栅极两侧的牺牲氧化层； (4)进行源漏注入及侧墙エ艺，完成RFLDMOS的制作。2.如权利要求1所述的方法，其特征在于所述步骤(1)中...

【专利技术属性】
技术研发人员：遇寒，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：