半导体元件及其制法制造技术

本发明专利技术提供一种半导体元件及其制法，其中此元件包括一半导体基材，一晶体管形成于基材之中，晶体管具有一高介电常数介电层形成于基材之上，从高介电常数介电层的一侧壁测量到另一侧壁，其具有一第一长度，以及一金属栅极层形成于高介电常数介电层之上，且从金属栅极层的一侧壁测量到另一侧壁，其具有一第二长度，其中第二长度大于第一长度。本发明专利技术公开的方法提供一种简单且有效的非垂直式栅极结构，以提升元件的效能与可靠度。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件，且特别涉及一种栅极结构及其制法。
技术介绍
半导体集成电路(integrated circuit, IC)已经历快速的发展。随着IC材料 与设计上的发展，使得IC每一个世代拥有比前一个世代小且复杂的电路。 然而，这些发展也提高了IC工艺的复杂度，为了实现这些先进IC，在IC的 工艺上也需要对等的发展。IC发展的过程中，当IC几何尺寸(亦即工艺所能得到的最小元件(或线)) 逐渐縮小的同时，功能元件的密度(亦即每单位芯片面积中的内连线元件)随 之逐渐增加。尺寸縮小的好处在于增加生产效率(production efficiency)与降低 相关工艺成本。然而，尺寸的縮小也产生相对较高的耗电量(power dissipation),此问题可通过使用低耗电元件而解决，例如互补金属氧化物半 导体(CMOS)元件。CMOS元件一般包括栅极氧化层与多晶硅栅极电极。当 元件尺寸逐渐縮小时，为了增进元件的效能，需要将栅极氧化层与多晶硅栅 极金属分别置换成高介电常数(high-k)栅极介电层与金属栅极电极。然而，当 整合高介电常数介电层/金属栅极电极于CMOS工艺时会产生本文档来自技高网...

【技术保护点】
一种半导体元件，包括：　一半导体基材；以及　一晶体管，形成于该半导体基材之中，其中该晶体管包括：　一高介电常数介电层，形成于该半导体基材之上，其中该高介电常数介电层具有一第一长度，且该第一长度是从该高介电常数介电层的一侧壁测量到另一侧 壁；　一金属栅极，形成于该高介电常数介电层之上，其中该金属栅极具有一第二长度，且该第二长度是从该金属栅极的一侧壁测量到另一侧壁，而该第二长度小于该第一长度。

【技术特征摘要】
US 2008-8-25 61/091,650;US 2009-4-21 12/427,2221.一种半导体元件，包括一半导体基材；以及一晶体管，形成于该半导体基材之中，其中该晶体管包括一高介电常数介电层，形成于该半导体基材之上，其中该高介电常数介电层具有一第一长度，且该第一长度是从该高介电常数介电层的一侧壁测量到另一侧壁；一金属栅极，形成于该高介电常数介电层之上，其中该金属栅极具有一第二长度，且该第二长度是从该金属栅极的一侧壁测量到另一侧壁，而该第二长度小于该第一长度。2. 如权利要求1所述的半导体元件，其中该晶体管还包括一第一密封层与一第二密封层，该第一密封层用以密封该金属栅极的每一侧壁，而该第二 密封层用以密封该高介电常数介电层的每一侧壁。3. 如权利要求2所述的半导体元件，其中该第一密封层包括一氧气吸收 材料。4. 如权利要求2所述的半导体元件，其中该第一密封层与该第二密封层 各自包括氮化硅、氧化硅、氮氧化硅、碳化硅、硅或硅化锗。5. 如权利要求1所述的半导体元件，其中该高介电常数介电层包括一延 伸部分超过该金属栅极的每一侧壁，且该延伸部分具有倾斜的轮廓。6. 如权利要求5所述的半导体元件，其中该延伸部分各自具有一延伸长 度为约20-100埃。7. —种半导体元件的制法，包括以下步骤-提供一半导体基材；形成一高介电常数介电层于该半导体基材之上； 形成一金属栅极于该高介电常数介电层之上；移除部分该金属栅极，以形成一栅极结构的第一部分，其中该第一部分 具有一第一长度，该第一长度是从部分被移除的金属栅极的一侧壁延伸至另一侧壁；...

【专利技术属性】
技术研发人员：陈建豪，侯永田，林纲正，黄国泰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]