一种半导体整流器件的制造方法及所得器件技术

本发明专利技术公开了一种半导体整流器件的制造方法及所得器件，该器件由一等效二极管和垂直ＭＯＳ管并联组成，该器件包括：ａ）第一导电类型的具有两个相对主面的半导体衬底，第一主面为Ｎ－外延层，第二主面为Ｎ＋硅衬底；ｂ）位于第一主面上用于定义有源区的保护环，该保护环由第二导电类型杂质掺杂；ｃ）位于所述多晶硅栅电极下的栅氧化层；ｄ）在栅氧化层四周于所述外延层上形成第二导电类型体区，栅氧化层下具有体区的横扩区，该横扩区做为沟道区；ｅ）在所述体区上表面形成第二导电类型的欧姆接触区；克服现有工艺复杂，及器件的可靠性差的问题，实现了一种工艺和结构简单、可靠性高的半导体整流器件的制造方法及所得器件。

【技术实现步骤摘要】

本专利技术涉及到一种半导体整流器件的制造方法及结构，具体涉及到一种带有MOS 结构的功率半导体整流器件的制造方法及结构。
技术介绍
肖特基二极管是利用金属与半导体之间的接触势垒进行工作的一种多数载流子 工作器件，其具有导通压降低，关断速度快以及单向导电等特性。但是为了制作肖特基二极 管，必须先形成肖特基接触势垒；肖特基势垒的形成必须采用贵重金属(金，银，钼，钼，镍 等)为阳极，N型硅基片为阴极，通过金属与硅基片之间的势垒高度差来实现其单向导电特 性。但这种制作方法需要使用贵重金属，不能与常规的CMOS工艺兼容，且工艺成本很高。另 肖特基二极管整流器由于势垒金属的存在，具有很高的反向漏电流，高温下性能不稳定；且 由于金属势垒高度的限制，很难做到200V以上的击穿电压，在很多场合限制了它的应用。 而常规的PN结二极管虽然高温状态下性能稳定，且能达到很高的击穿电压，但其 在正向导电时有少子的注入效应，在反向关断时少子不能立即消失，必须首先抽出少子进 行复合，这需要一段时间，导致开关速度慢、功耗高，在很多场合尤其是在高频场合无法使 用。而为了解决此问题现阶段使用的快恢复二极管为了降低反向恢复时间，需要通过掺杂 贵金属增加复合中心或使用复杂的工艺流程来实现，这些制作方法工艺复杂且成本昂贵， 且快恢复二极管在反向恢复时具有硬恢复的特性，需要在应用电路中增加其他元器件来消 除杂波影响，成本增加。所以迫切需要一种能够综合三者优点的工艺来实现二极管整流器 在各个领域的应用。中国授权专利CN1201387C公开了一种垂直半导体整流器件，其使用 了大量的并联MOSFET单元，并使用上表面金属层使栅极与漏极短路，这样就提供了一个该 MOSFET的上表面电极到下表面电极的低导通压降Vf通道。但该器件需在刻蚀完多晶硅和 栅氧后对裸露表面进行N型杂质离子注入形成源/漏接触区，并要求该注入浓度要小于保 护环的注入浓度，而后续需由P型杂质离子注入形成体区，这就需要需要对N型杂质和P型 杂质浓度和深度进行精确控制，即P型杂质浓度太浓，开启电压将会变的很大，这就失去了 该器件的优势，N型杂质浓度太淡，就无法形成良好的欧姆接触，但N型杂质太浓，在经后续 的快速热退火后，会在体区上表面形成一层N型杂质层，形成基区开路的NPN三极管结构， 使反向击穿电压变低。因此，采用两种杂质类型离子对该区域掺杂，不利于工艺实现，既需 对N型和P型杂质注入的能量和剂量进行精确计算和控制，又增加了工艺步骤，且器件性能 存在不稳定的风险。
技术实现思路
本专利技术提供一种工艺和结构简单、可靠性高的半导体整流器件的制造方法及所得 器件，要解决的技术问题是克服现有工艺实现起来复杂，及器件的可靠性差的问题。 为达到上述目的，本专利技术采用的技术方案是 —种半导体整流器件的制造方法，包括以下步骤 a)提供第一导电类型的具有两个相对主面的半导体衬底； b)选择性地以第二导电类型的杂质掺杂所述半导体衬底的第一主面中的区域，以 形成环绕有源区的保护环； c)在所述第一主面上表面形成栅氧化层； d)在所述栅氧化层上形成多晶硅层； e)选择性地覆盖掩膜层，以刻蚀部分区域的多晶硅层和栅氧化层； f)依靠所述掩膜层以第二导电类型的杂质浅掺杂第一主面形成欧姆接触区； g)依靠所述掩膜层以第二导电类型的杂质深掺杂第一主面形成体区，再将该掩膜层去除； h)于毗邻所述体区且位于栅氧化层下，形成体区的第二导电类型横扩区； j)在第一主面表面淀积上电极金属层； k)于第二主面表面淀积下电极金属层。 上述制造方法的有关内容解释如下 1、上述方案中，所述步骤b)进一步包括 a)在所述半导体衬底的第一主面表面形成场氧化层； b)选择性地覆盖所述场氧化层，以刻蚀部分区域的场氧化层； c)以所述场氧化层做为掩膜层，以第二导电类型的杂质注入第一主面，然后进行 杂质的热扩散过程，形成环绕有源区的保护环； d)去除有源区的场氧化层。 2、上述方案中，去除场氧化层后，还包括第一导电类型杂质的深注入掺杂； 3、上述方案中，所述步骤h)中的横扩区通过快速热退火实现。 4、上述方案中，所述多晶硅层为第一导电类型的杂质掺杂的多晶硅层，其掺杂方式可以为原位掺杂或离子注入掺杂。 —种根据上述的制造方法所得的半导体整流器件，包括 a)第一导电类型的具有两个相对主面的半导体衬底，第一主面为N-外延层，第二 主面为N+硅衬底； b)位于第一主面上用于定义有源区的保护环，该保护环由第二导电类型杂质掺 杂； c)绝缘地形成于所述外延层上有源区的多个多晶硅栅电极； d)位于所述多晶硅栅电极下的栅氧化层； e)在栅氧化层四周于所述外延层上形成第二导电类型体区，栅氧化层下具有体区 的横扩区，该横扩区做为沟道区； f)在所述体区上表面形成第二导电类型的欧姆接触区； g)位于半导体衬底的第二主面表面的下电极金属层； h)连接多晶硅栅电极、欧姆接触区、保护环的上电极金属层。 上述上电极金属层和下电极金属层可以为Al 、或Ti 、或Ni 、或Ag或者它们的混合 物。 由于上述技术方案运用，本专利技术与现有技术相比具有下列优点和效果 1、本专利技术使用单一杂质即P型杂质作为二极管整流器件的欧姆接触的掺杂剂，优化了源/漏接触区，在工艺上实现起来更加简单，完全避免了基区开路的三极管结构的产 生，器件的可靠性更高。 2、本专利技术使用上电极金属层作为M0SFET的漏极，为沟道区的开启和耗尽提供相 应的电子源，其工艺实现更简单。 3、本专利技术省却了作为沟道区注入所需要的步骤，该注入可以通过体区的浓度和栅氧厚度来代替，调节半导体整流器件的正向导通压降和漏电流，省却了器件的制作成本。 4、本专利技术在场氧化层去除后进行N型离子的深注入掺杂，有助于减少器件串联的漂移区电阻，极大降低二极管的正向导通压降。 附图说明 附图1-9为本专利技术实施例半导体整流器件的工艺制作流程示意图。 以上附图中10、第二主面；20、第一主面；30、场氧化层；31、掩膜层；32、保护环；40、栅氧化层；50、多晶硅层；51、欧姆接触区；52、体区；53、沟道区；54、多晶硅栅；60、上电极金属层；61、下电极金属层。 具体实施例方式下面结合附图及实施例对本专利技术作进一步描述 实施例一种半导体整流器件的制造方法及所得器件 如附图1-9所示， 一种半导体整流器件的制造方法，过程如下 a)提供N型杂质掺杂的具有两个相对主面的半导体衬底，该半导体衬底由做为硅衬底的N+第二主面10和做为外延层的N-第一主面20组成； b)在所述半导体衬底的第一主面表面形成场氧化层30 ; c)使用光阻31，选择性地覆盖所述场氧化层30，以刻蚀部分区域的场氧化层； d)去除光阻层31，以所述场氧化层30或者光阻做为掩膜层，以P型的杂质注入 N-第一主面即外延层20，然后进行杂质的热扩散过程，形成环绕有源区的保护环32 ; e)去除有源区的场氧化层。 f)大能量注入N型杂质离子； g)在所述第一主面即外延层20的有源区上表面形成栅氧化层40 ; h)在所述栅氧化层40上形成形成多晶硅层50，该多晶硅层50为N型的杂质掺杂的多晶硅层50，其掺杂方式可以为原位掺杂或离子注入掺杂。 j)选择性地覆盖掩膜层31本文档来自技高网...

【技术保护点】
一种半导体整流器件的制造方法，包括以下步骤：ａ）提供第一导电类型的具有两个相对主面的半导体衬底；ｂ）选择性地以第二导电类型的杂质掺杂所述半导体衬底的第一主面中的区域，以形成环绕有源区的保护环；ｃ）在所述第一主面的上表面形成栅氧化层；ｄ）在所述栅氧化层上形成多晶硅层；ｅ）选择性地覆盖掩膜层，以刻蚀部分区域的多晶硅层和栅氧化层；ｆ）依靠所述掩膜层以第二导电类型的杂质浅掺杂第一主面形成欧姆接触区；ｇ）依靠所述掩膜层以第二导电类型的杂质深掺杂第一主面形成体区，再将该掩膜层去除；ｈ）于毗邻所述体区且位于栅氧化层下，形成体区的第二导电类型横扩区；ｊ）在第一主面表面淀积上电极金属层；ｋ）于第二主面表面淀积下电极金属层。

【技术特征摘要】

【专利技术属性】
技术研发人员：毛振东，周名辉，
申请(专利权)人：苏州硅能半导体科技股份有限公司，
类型：发明
国别省市：32[中国|江苏]