具有双金属栅极的互补式金属氧化物半导体元件的制作方法技术

本发明专利技术公开了一种具有双金属栅极的互补式金属氧化物半导体元件的制作方法，包含有提供表面形成有不同导电型的二晶体管与覆盖该晶体管的介电层的基底，平坦化该介电层，暴露出该晶体管的栅极导电层，于该基底上形成暴露其中导电型晶体管的图案化阻挡层，进行第一蚀刻工艺移除该导电型晶体管的部分栅极，重新形成金属栅极，移除该图案化阻挡层，进行第二蚀刻工艺移除另一导电型晶体管的部分栅极，并重新形成金属栅极。

【技术实现步骤摘要】

本专利技术涉及一种具有双金属栅极(dual metal gate)的互补式金属氧化物半 导体(complementary metal-oxide semiconductor,以下简4尔为CMOS)元件的制 作方法，尤指一种实施后栅极(gate last)工艺的具有双金属栅极CMOS元件 的制作方法。
技术介绍
随着CMOS元件尺寸持续微缩，传统方法中利用降低栅极介电层，例 如降低二氧化硅层厚度，以达到最佳化目的的方法，面临到因电子的穿遂效应(tunnelingeffect)而导致漏电流过大的物理限制。为了有效延展逻辑元件的 世代演进，高介电常数(以下简称为High-K)材料因具有可有效降低物理极限 厚度，并且在相同的等效氧化厚度(叫uivalent oxide thickness,以下简称为 EOT)下，有效降低漏电流并达成等效电容以控制沟道开关等优点，而被用以 取代传统二氧化硅层或氮氧化硅层作为栅极介电层。此外，传统的多晶硅栅极则因硼穿透(boron penetration)效应，导致元件 效能降低等问题；且多晶硅栅极更遭遇难以避免的耗尽效应(depletion effect),本文档来自技高网...

【技术保护点】
具有双金属栅极的互补式金属氧化物半导体元件的制作方法，包含有：　提供基底，该基底表面形成有第一导电型晶体管、第二导电型晶体管、以及覆盖该第一导电型晶体管与该第二导电型晶体管的介电层；　平坦化该介电层至分别暴露出该第一导电型晶体管 的第一栅极与该第二导电型晶体管的第二栅极的栅极导电层；　于该基底上形成图案化阻挡层，覆盖该第二导电型晶体管并暴露该第一导电型晶体管；　进行第一蚀刻工艺，用以移除该第一栅极的该栅极导电层，而形成第一开口；　于该第一开口内依序 形成第一金属层与第二金属层；　移除覆盖该第二导电型晶体管的该图案化阻挡层；　进行第二蚀刻工...

【技术特征摘要】

【专利技术属性】
技术研发人员：尤志豪，程立伟，蒋天福，周正贤，林建廷，许哲华，马光华，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]