晶片级封装的结构及其制作方法技术

一种可以在晶片阶段完成所对应元件的封装结构与其制作方法，为一种以两片或两片以上的基板所构成的晶片级封装结构；于此基板上进行各类半导体元件或光电元件或光学元件或微机电元件或生医元件或电感、电阻、电容等被动元件制造过程及各类薄膜与厚膜材料等相关的涂布、镀膜、干蚀刻、湿蚀刻、电镀、平坦化等制造过程；在晶片阶段，进行各类型裸晶与前述功能基板间的晶片级组装整合作业；晶片阶段下，作晶片对晶片之间的对准与初步接合；晶片阶段下，对于已具备初步界面接合强度的复合晶片进行晶片级封胶作业。彼此间的封装界面形成完全封止界面；于晶片阶段下，对于完成封止界面的各系统封装模组，可以熟知的半导体晶粒切割等流程来分离个别系统封装模组。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种可以在晶片阶段完成所对应元件的封装结构与其制作方法，为一种以两片或两片以上的基板所构成的晶片级封装结构；于此基板上进行各类半导体元件或光电元件或光学元件(如微透镜等…)或微机电元件或生医元件或电感、电阻、电容等被动元件制造过程及各类薄膜与厚膜材料等相关的涂布、镀膜、干蚀刻、湿蚀刻、电镀、平坦化等制造过程。
技术介绍
因应产品走向轻薄短小的趋势，使半导体及相关元件朝小型化、高速化及高集成度发展，而产品封装技术也随着此趋势朝着高功能化、小型化、高频化、电气特性保持不恶化等方向发展。其中以接近裸晶尺寸的封装技术晶片级晶粒尺寸封装(WaterLevel Chip Size Packaging)被视为目前最先进的封装技术。电子产品在轻薄短小、多功能、速度快的要求下，电子元件的讯号接点(I/O)数目越来越多，但厚度要求越来越薄，面积希望越来越小。在插入式的元件如SIP(Single inline Package)、ZIP(Zig-zag In-line package)等受到电路板上插入孔的尺寸限制之后，表面黏着技术被开发出来解决插入式元件无法再将脚数增加及体积减小的缺点，本文档来自技高网...

【技术保护点】
一种晶片级封装制作方法：其特征在于包括下列步骤：制备构成晶片级封装结构的两片或两片以上的基板：于上／下基板上进行各类半导体元件或光电元件或微机电元件或电感、电阻、电容等被动元件制造过程或各类薄膜与厚膜材料或各种形式的微结构相关的涂布 ，镀膜、乾触刻、湿触刻、电镀、平坦化、微光刻电铸模造、塑胶模造、热压成型、射出成型、粉末冶金或其他表面或立体微加工制造过程；在晶片阶段，进行各类型裸晶与前述各功能基板间的晶片级组装整合作业；在晶片阶段下，作基板对基板之间的对准与初步 接合，形成一个具备初步界面接合强度的复合基板结构；同时通过上／下基板已制备对应的微结构及已形成初步接合的...

【技术特征摘要】

【专利技术属性】
技术研发人员：李正国，黄议模，
申请(专利权)人：亚太优势微系统股份有限公司，
类型：发明
国别省市：71[中国|台湾]