半导体集成电路、电子机器及晶体管的背栅电位控制方法技术

本发明专利技术提供一种半导体集成电路，具备：多个电路块，具有从动作状态向待机状态或从待机状态向动作状态的状态迁移；和主单元，根据预先规定多个电路块各自的状态迁移之有限状态机，按事件驱动方式控制形成电路块的逻辑元件的晶体管的背栅电位。由此，可以实现半导体集成电路的进一步电力低消耗化，同时加快从电路的待机状态向动作状态的移动。

【技术实现步骤摘要】

本专利技术涉及一种用于实现半导体集成电路的电力低消耗化的晶体管的背栅电位控制技术。
技术介绍
在特开平9-83335号公报中公开了一种技术，是将VLSI(Very LargeScale Integration超大规模集成电路)电路分割为多个电路块，在共用电源供给线或共用接地电源线中的至少一方和电路块之间配置开关晶体管，在电路块为待机状态(standby state)时，控制背栅电位以便让开关晶体管的阈值电压上升，使开关晶体管截止。通过利用该技术，可以使待机状态中的漏电流(截止电流)减少，降低消耗电力。然而，在上述的以往技术中，由于在芯片上的全部电路中，或者每个CPU核心或协处理器等比较大的电路块中，进行开关晶体管的背栅电位的控制，故存在不能进行用于使漏电流减少的精细控制，若从电路整体来看，则待机中的漏电流增大，电力消耗增加的问题。另外，存在成为控制对象的电路规模越大，背栅电位切换时的电位稳定就越需要时间，就会在从待机状态到动作状态的移动中产生滞后的问题。再有，在上述的以往技术中，虽然进行用于切断电路块的电源，减少此时的漏电流的控制，但若切断电路块的电源，则电路块不能保持其内部状态。因此，例如在由时序逻辑电路构成电路块的情况下，使其从待机状态移向动作状态时，有必要进行时序逻辑电路的初始设定或复原设定，产生电路规模增大或从待机状态向动作状态的移动延迟等不利之处。
技术实现思路
因此，本专利技术的目的在于提出一种实现半导体集成电路的进一步电力低消耗化，同时加快从电路的待机状态向动作状态的移动的改良技术。为了解决上述课题，本专利技术的半导体集成电路具备多个电路块，具有从动作状态向待机状态或从待机状态向动作状态的状态迁移；和控制电路，根据预先规定多个电路块各自的状态迁移之有限状态机，按事件驱动(event-driven)方式控制形成电路块的逻辑元件的晶体管的背栅电位。根据该构成，由于可以根据电路块的动作状态来控制晶体管的背栅电位，故可以有效地减少整个半导体集成电路的漏电流。在本专利技术的优选方式中，控制电路在电路块为待机状态时控制背栅电位，以使晶体管的阈值电压增加。通过在电路块为待机状态时控制背栅电位，以使晶体管的阈值电压增加，从而可以使待机状态时的漏电流减少。特别是，由于通过将电路块细分割为多个，从而可以精细地控制每个电路块的漏电流，故可以大幅度地降低整个半导体集成电路的漏电流。在本专利技术的优选方式中，控制电路在电路块为动作状态时控制背栅电位，以使晶体管的阈值电压减少。通过在电路块为动作状态时控制背栅电位，以使晶体管的阈值电压减少，从而可以进行电路的低电压动作。在本专利技术的优选方式中，半导体集成电路还具备共用电源线，用于分别向多个电路块进行电源供给；共用接地线，用于将多个电路块分别接地；和开关元件，进行共用电源线或共用接地线的至少一方与电路块之间的通电/断电；控制电路根据有限状态机，按事件驱动方式控制开关元件的通电/断电。通过设置接通/断开控制向各电路块的电力供给的开关元件，从而可以降低来自待机时的电路块的漏电流。本专利技术的半导体集成电路具备多个电路块，具有从动作状态向待机状态或从待机状态向动作状态的状态迁移；信道，用于通过CSP方式的电路块相互间的通信而自律地进行动作请求，或者他律地接受动作请求；和端口，通过信道将电路块之间连接，端口根据电路块的动作状态，控制构成电路块的逻辑元件的晶体管的背栅电位。根据该构成，由于每个电路块利用CSP方式，进行与其他电路块的通信，在有自律地或他律地进行动作的必要时，通过端口控制背栅电位，故可以有效地降低整个半导体集成电路的漏电流。在本专利技术的优选方式中，信道及端口在电路块为待机状态时控制背栅电位，以使晶体管的阈值电压增加。根据该构成，可以降低来自待机状态中的各电路块的漏电流。在本专利技术的优选方式中，信道及端口在电路块为动作状态时控制背栅电位，以使晶体管的阈值电压减少。根据该构成，能够进行晶体管的低电压驱动，可以达到半导体集成电路的电力低消耗化的目的。在本专利技术的优选方式中，半导体集成电路还具备共用电源线，用于分别向多个电路块进行电源供给；共用接地线，用于将多个电路块分别接地；和开关元件，进行共用电源线或共用接地线的至少一方与电路块之间的通电/断电，端口根据电路块的状态迁移来控制开关元件的通电/断电。通过设置接通/断开控制向每个电路块的电力供给的开关元件，从而可以降低来自待机时的电路块的漏电流。在本专利技术的优选方式中，形成电路块的逻辑元件的晶体管或开关控制向电路块的电源供给的开关元件，可以是MOS晶体管。如果是MOS晶体管，通过控制背栅电位，从而可以抑制漏电流。在本专利技术的优选方式中，控制电路控制MOS晶体管的背栅电位，以使MOS晶体管断电状态时的阈值电压比通电状态时的阈值电压还增加。由此，可以有效地抑制来自电路块的漏电流。优选将形成有构成电路块的逻辑元件的阱、和形成有开关控制向电路块的电源供给的MOS晶体管的阱分离。根据该构成，作为开关元件的MOS晶体管的背栅电位与形成逻辑元件的晶体管的背栅电位可以互不影响地进行电位控制。在本专利技术的优选方式中，形成电路块的逻辑元件的晶体管或开关控制向电路块的电源供给的开关元件，可以是具备了双栅极结构的TFT(双栅极TFT)。如果是双栅极TFT，与体(bulk)结构的MOS晶体管相比，可以实现高速化、电力低消耗化。作为这种双栅极TFT，优选在沟道端部与漏区域或源区域的接触面上具备了LDD区域的TFT。通过形成LDD区域，从而漏极端耗尽区域的电场变弱，可以降低漏电流。另外，优选双栅极TFT的栅电极与背栅电极夹持沟道区域，而对向配置，且两者向上述沟道区域的投影形状形成为大致相同的形状，以便重合。通过由栅电极与背栅电极夹持沟道区域的表背，从而减小亚阈值(subthreshold)系数，可以提高电场移动度。再有，背栅电极优选形成为向沟道区域的投影形状与LDD区域的全部或一部分重合。由此，可以兼顾晶体管待机时的漏电流的减少和晶体管动作时的电场移动度的提高。本专利技术的电子机器具备本专利技术的半导体集成电路。由于通过安装本专利技术的半导体集成电路，可以降低电力消耗，故主要适用于蓄电池驱动的便携机器等。本专利技术的背栅电位控制方法，根据预先规定具有从动作状态向待机状态或从待机状态向动作状态的状态迁移的多个电路块的每个状态迁移之有限状态机，按事件驱动方式对形成电路块的逻辑元件的晶体管的背栅电位控制。根据该构成，由于可以根据电路块的动作状态，控制晶体管的背栅电位，故可以有效地减少整个半导体集成电路的漏电流。本专利技术的背栅电位控制方法，是半导体集成电路的背栅电位控制方法，该半导体集成电路具备多个电路块，具有从动作状态向待机状态或从待机状态向动作状态的状态迁移；信道，用于通过CSP方式的电路块相互间的通信而自律地进行动作请求，或者他律地接受动作请求；和端口，通过信道而连接电路块之间，其特征在于，信道及端口根据电路块的动作状态，控制构成电路块的逻辑元件的晶体管的背栅电位。根据该构成，由于每个电路块利用CSP方式，进行与其他电路块的通信，在有自律地或他律地进行动作的必要时，通过端口控制背栅电位，故可以有效地降低整个半导体集成电路的漏电流。附图说明图1是第1实施方式的系统框图。图2是进行电力分配控制的有限本文档来自技高网...

【技术保护点】
一种半导体集成电路，其特征在于，具备：多个电路块，具有从动作状态向待机状态或从待机状态向动作状态的状态迁移；和控制电路，根据预先规定所述多个电路块各自的状态迁移之有限状态机，按事件驱动方式控制形成所述电路块的逻辑元件的晶体管的背栅电位。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：唐木信雄，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP[日本]