在混合取向晶体管中防止电荷损伤的保护制造技术

一种包括ＣＭＯＳ结构的芯片，该ＣＭＯＳ结构具有设置在半导体衬底（５０）的第一区域（２４）中的体器件（２０），该第一区域与在其下的衬底的体区域（１８）相导通，第一区域（２４）和体区域（２０）具有第一晶向。ＳＯＩ器件（１０）设置在通过掩埋介电层（１６）与衬底的体区域分离的绝缘体上半导体（“ＳＯＩ”）层（１４）中，该ＳＯＩ层具有不同于第一晶向的晶向。在一个示例中，该体器件包括ｐ型场效应晶体管（“ＰＦＥＴ”），ＳＯＩ器件包括ｎ型场效应晶体管（“ＮＦＥＴ”）。可替换地，该体器件能够包括ＮＦＥＴ，ＳＯＩ器件能够包括ＰＦＥＴ。当ＳＯＩ器件具有与体器件的栅导体（２１）相导通的栅导体（１１）时，电荷损伤能发生到ＳＯＩ器件，除非存在与体区域反向偏置导通的二极管。当栅导体上的电压或ＳＯＩ器件的源或漏区域上的电压超过二极管的击穿电压时，二极管能将放电电流传导到体区域。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体集成电路，更具体地，涉及一种防止电荷损伤的结构 和方法，特别在制造集成电路期间。
技术介绍
改善集成电路的性能是集成电路设计不断的目标。互补金属氧化物半导体(CMOS)电路使用n型场效应晶体管(NFET)和p型场效应晶体管 (PFET)。由于NFET和PFET以不同的方式工作，在NFET和PFET的 工作条件能具体适应每种类型晶体管的独特需要时，CMOS电路中性能得到 最大改善。混合取向技术(HOT)涉及一种制造CMOS电路的方法，其中NFET 具有与半导体村底的一个晶向对齐的纵向方向，PFET具有与衬底的不同的 晶向对齐的纵向方向。当纵向方向(沟道区域的长度方向)的取向与<001> 晶向一致时，由于在此晶向电子的迁移率更大，在NFET中能够实现更大的 开启电流和更快的切换。此外，当纵向方向的取向与<110>晶向一致时，由 于在此晶向空穴的迁移率更大，在PFET中能够实现更大的开启电流和更快 的切换。不幸的是，NFET和PFET的纵向方向不能简单地通过将NFET和 PFET布置在平行于顶表面，即半导体衬底的主表面，的不同水平方向上而 与这本文档来自技高网...

【技术保护点】
一种包括混合互补金属氧化物半导体（“ＣＭＯＳ”）结构的芯片，包括：　体器件（２０），设置在半导体衬底（５０）的第一区域（２４）中，所述第一区域（２４）与在其下的所述衬底的体区域（１８）相导通，所述第一区域和所述体区域具有第一晶向，所述体器件还包括覆盖在所述第一区域上的第一栅导体（２１）上；　ＳＯＩ器件（１０），设置在通过掩埋介电层（１６）与所述衬底的所述体区域隔离的绝缘体上半导体（“ＳＯＩ”）层（１４）中，所述ＳＯＩ层具有不同于所述第一晶向的第二晶向，所述ＳＯＩ器件包括覆盖在所述衬底的所述ＳＯＩ层上的第二栅导体（１１）；　第一二极管（６０），设置在所述衬底的与所述体区域导通的第二区域（７２）中...

【技术特征摘要】
【国外来华专利技术】US 2006-3-31 11/308,5131. 一种包括混合互补金属氧化物半导体(“CMOS”)结构的芯片，包括体器件(20)，设置在半导体衬底(50)的第一区域(24)中，所述第一区域(24)与在其下的所述衬底的体区域(18)相导通，所述第一区域和所述体区域具有第一晶向，所述体器件还包括覆盖在所述第一区域上的第一栅导体(21)上；SOI器件(10)，设置在通过掩埋介电层(16)与所述衬底的所述体区域隔离的绝缘体上半导体(“SOI”)层(14)中，所述SOI层具有不同于所述第一晶向的第二晶向，所述SOI器件包括覆盖在所述衬底的所述SOI层上的第二栅导体(11)；第一二极管(60)，设置在所述衬底的与所述体区域导通的第二区域(72)中，所述第一二极管具有至少与所述第一栅导体相导通的阴极(62)和与所述体区域相导通的阳极(64)，所述第一二极管具有击穿电压，超过该击穿电压所述第一二极管高度导通，从而当所述第一栅导体上的电压超过所述击穿电压时所述第一二极管能够将放电电流传导到所述体区域；和第二二极管(80)，设置在所述衬底的与所述体区域导通的第三区域中，所述第二二极管具有至少与所述SOI器件的源区域或漏区域(19)中至少一个相导通的阴极(86)以及与所述体区域导通的阳极(84)，所述第二二极管具有击穿电压，超过该击穿电压所述第二二极管高度导通，从而当所述源区域或所述漏区域中至少一个上的电压超过所述击穿电压时所述第二二极管能够将放电电流传导到所述体区域。2. 如权利要求1所述的芯片，其中所述体器件包括p型场效应晶体管 (PFET，，)，所述SOI器件包括n型场效应晶体管(NFET),所述芯片还包括设置在所述第二栅导体层上的更高的金属布线图案(M2、 M3),所述第 二栅导体层通过所述更高的金属布线图案与所述第 一栅导体相导通。3. 如权利要求1所述的芯片，其中所述第一栅导体和所述第二栅导体是 延伸经过所述村底的主表面(52)的一体的完整的栅导体(31)的一部分。4. 如权利要求2所述的芯片，其中所述NFET的所述晶向是<001>，所 述PFET的所述晶向是<110〉。5. 如权利要求1所述的芯片，其中所述第一二极管的所述阴极垂直覆盖 在所述第一二极管的所述阳极上，所述第二二极管的所述阴极垂直覆盖在所 述第二二极管的所述阳极上。6. 如权利要求5所述的芯片，还包括第一导线(46)，该第一导线将所述 体器件的源区域(12)或所述体器件的漏区域中的一个导电连接到所述SOI 器件的源区域或所述SOI器件的漏区域中的 一个。7. 如权利要求6所述的芯片，其中在所述第一栅导体和所述第一二极管 的所述阴极之间的传导通路包括第二导线(66)，所述第二导线设置在比所 述第一栅导体距离所述半导体衬底的主表面(52)更高的高度。8. 如权利要求7所述的芯片，其中在所述源区域或所述漏区域中至少一 个与所述第二二极管的所述阴极之间的传导通路包括第三导线(90)，其中 所述第三导线设置在比所述第二...

【专利技术属性】
技术研发人员：特伦斯B胡克，安达C莫库塔，杰弗里W斯莱特，安东尼K斯坦珀，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]