制造半导体器件的方法技术

一种制造半导体器件的方法，包括：在衬底上形成多个包括钨电极的栅极图案，实施等离子体氧化工艺以在栅极图案的表面上形成覆盖层，在形成有覆盖层的衬底上形成蚀刻阻挡层，形成层间电介质层以填充栅极图案之间的间隙，和蚀刻栅极图案之间的层间电介质层以形成接触孔。

【技术实现步骤摘要】

本专利技术涉及，并且更具体地涉及一种能够使用 鴒层来防止栅极图案失效的。
技术介绍
近来，用于半导体器件的栅极导电层表现为具有多晶硅层和钨层的堆 叠结构而不是仅具有单个多晶硅层的单层结构。这样做是为了减小栅极导 电层的电阻。然而，虽然鵠层和多晶硅层的堆叠结构可减小栅极导电层的 电阻，但是在栅极图案化工艺之后的热处理期间，在钨层中可发生异常氧 化。图1A和1B是鴒层的异常氧化的显微视图。由于鵠层11的异常氧化， 鴒层11发生变形并且可最终脱离。附图标记12显示鴒层11脱离并且暴露 于外侧。为克服这种限制，已经提出了 一种先进侧壁(advanced sidewall， ASW)栅极。图2示出先进侧壁(ASW) ^!f极的截面图。在图2中，ASW栅极包 括具有堆叠在衬底21上的栅极电介质22、多晶硅电极23、钨电极24和栅 极硬掩模层25的栅极图案。在栅极图案的侧壁上形成覆盖层26、钝化层 27、栅极间隔物28和蚀刻阻挡层29。在SAC蚀刻工艺中，蚀刻阻挡层29 保护栅极图案和衬底21。覆盖层26是用于防止钨层异常氧化的薄膜，而钝化层27是用于防止 由于栅极图案的平滑边缘引起的栅极诱导漏本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：　在衬底上形成多个栅极图案，每个栅极图案包括钨电极；　通过实施等离子体氧化工艺，在所述栅极图案的表面上形成覆盖层；　在所述覆盖层上形成蚀刻阻挡层；　形成层间电介质层以填充所述栅 极图案之间的间隙；和　蚀刻所述栅极图案之间的所述层间电介质层以形成接触孔。

【技术特征摘要】
KR 2007-12-21 10-2007-01353011. 一种制造半导体器件的方法，所述方法包括在衬底上形成多个栅极图案，每个栅极图案包括钨电极；通过实施等离子体氧化工艺，在所述栅极图案的表面上形成覆盖层；在所述覆盖层上形成蚀刻阻挡层；形成层间电介质层以填充所述栅极图案之间的间隙；和蚀刻所述栅极图案之间的所述层间电介质层以形成接触孔。2. 根据权利要求l所述的方法，还包括在形成所述覆盖层之后，使用 臭氧(03)实施清洗工艺。3. 根据权利要求1所述的方法，其中在约300 。C ~约600 。C的腔室温度 下实施所述等离子体氧化工艺。4. 根据权利要求l所述的方法，其中使用包括CF4气体、02气体和]\2 气体的混合气体实施所述等离子体氧化工艺。5. 根据权利要求4所述的方法，其中所述CF4气体的流量为约40 sccm ~ 约60 sccm， 02气体的流量为约20 sccm~约30 sccm，并且N2气体的流量 为约100 sccm ~约9卯sccm。6. 根据权利要求1所述的方法，其中所M盖层形成至约5...

【专利技术属性】
技术研发人员：朴铉植，吴相录，赵瑢泰，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]