读/编程电位发生电路制造技术

电源接通时，利用ＶＢＰ发生电路（Ｐｏｗｅｒ－ＯＮ）发生读电位。将该读电位作为ＶＢＰ加到程序元件，并检测程序元件的状态。读电位例如由逻辑电源电位生成。编程时，利用ＶＢＰ发生电路（Ｐｒｏｇｒａｍ）发生编程电位。编程电位例如从芯片外部供给，作为ＶＢＰ加到程序元件。在输出读／编程电位期间，对阻挡晶体管的栅极供给ＶＢＴ例如电源电位。

【技术实现步骤摘要】

本专利技术涉及电可编程元件的读/编程电位发生电路，特别是用于由E(电)-熔断元件、反熔断元件等构成的熔断电路的读/编程电位发生电路。
技术介绍
半导体存储器领域中，利用从不良单元置换为冗余单元来补救芯片的冗余技术为人们所熟知。然而，随着近年来的元件的微细化、高性能化(电路裕度的减少)，在组装工序后的测试中存在芯片的不良率增大的倾向。这种不良率增大招致产品成本的上升，故近年来要求在封装工序后再次利用冗余技术来补救有不良单元的芯片。因此，为了在封装后也能对不良单元的地址(不良地址)进行编程，有关存储不良地址用的熔断电路的程序元件，正在从激光熔断元件置换为可电编程的电熔断元件(E-熔断元件、反熔断元件等)。另外，在FPGA制造厂家中，在1992年前后起也在进行封装工序后能够使不良单元置换为冗余单元的产品开发。这是“存储器方式”即用与存储器阵列内的存储元件相同的元件存储不良地址的方式。因此，例如在存储器混装逻辑LSI中就产生存储器与逻辑电路(门阵列)之间难以进行定时调整、由于部件间的延迟故难以实现动作高速化等问题，结果在这些FPGA制造厂家中，现在也在推进用电熔断元件、特别是反熔断元件的熔断电路的开发。这里，所谓反熔断元件是指由电容器构成的熔断元件，由于与通常的熔断元件(激光熔断元件、E-熔断元件等)的逻辑相反，故称作反熔断元件。例如通常的熔断元件在初始状态(未切断)中为导通状态，利用激光或大电流引起的切断(编程)，成非导通状态，然而反熔断元件在初始状态(绝缘层未破坏)中为非导通状态，利用大电压引起的绝缘层破坏(编程)，成导通状态。作为反熔断元件的绝缘层已知有例如ONO(氧化层/氮化层/氧化层)。此外，也可用非晶硅等半导体代替该绝缘层。再有，由DRAM制造厂家还发表了例如使用叠层型存储单元的电容器的反熔断元件、和使用EEPROM存储单元的栅间绝缘层(ONO)的反熔断元件等。可是，通用LSI为了组装后进行用冗余电路的单元置换动作，如图1所示，采用由高电位发生电路(VBP发生电路)11发生的高电位VBP，实行对程序元件12的编程。图1的电路中，为了确认电源接通(Power ON)时程序元件12的状态(导通状态/非导通状态)，用高电位发生电路(VBP发生电路)11生成高电位VBP。而且，编程(Program)时，为了实行对程序元件12的编程，用高电位发生电路(VBP发生电路)11生成高电位VBP。也就是说，对电源接通时的程序元件的状态确认动作与编程时的编程动作中的任一个动作，都用高电位发生电路11生成高电位VBP。这里，如通用DRAM那样，只在制造者侧进行对程序元件12的存取(编程)动作的LSI的情况下，不发生特别问题，但如DRAM混装逻辑LSI那样，在用户侧也进行对程序元件12的存取(编程)动作的LSI的情况下，会发生下述的问题。第一，在用户侧进行对程序元件12的编程，对用户来说是必要的，但希望用激光熔断元件的芯片与用可电编程的程序元件的芯片在处理上是相同的。然而，后一种芯片如图1所示，存在的问题是高电压发生电路11生成的编程用的高电位VBP，始终供给程序元件或阻挡晶体管等元件。第二，存储器混装逻辑LSI等的混装LSI中所用的电位，一般设定得比通用存储器等的通用LSI中所用的电位要低，因此难以由该电位发生编程所需的电位。作为解决的措施，通用LSI中如专利文献3中提出使用2级升压电路的2级升压方式，或如专利文献4提出使用负电位发生电路的方式等，但为了得到必要的负荷驱动力，必须配置多个这样的电路。第三，通用LSI中通常处于在电源接通到电源关断期间始终发生高电位VBP的状态。另一方面，混装LSI中所用的晶体管的栅绝缘层厚度比通用LSI中所用的晶体管的栅绝缘层厚度来得薄。因此，混装LSI中存在晶体管受到高电压VBP破坏的危险性，晶体管可靠性发生问题。示出上述相关技术的有关文献如下。专利文献1特开2001-67893号公报专利文献2特开2002-203901号公报专利文献3美国专利6,278,651号说明书专利文献4美国专利6,333,667号说明书
技术实现思路
本专利技术实施例子有关的读/编程电位发生电路，具备发生对熔断元件编程所必要的编程电位的第1电位发生电路、发生为了对所述熔断元件检查其状态所必要的读电位的第2电位发生电路，所述读电位的值低于所述编程电位的值。本专利技术实施例子有关的读/编程方法，具备下述工序即与电源接通同步地发生读电位，将所述读电位加到熔断元件并检查其状态，根据CPU的命令发生高于所述读电位的编程电位，将所述编程电位加到所述熔断元件并实行其编程。附图说明图1示出以往的电位发生电路。图2示出本专利技术的第1实施例的电位发生电路。图3示出VBP发生电路的电路例。图4示出图3电路的动作波形。图5为关于负荷驱动力的说明图。图6示出VBP发生电路的电路例。图7示出图6电路的动作波形。图8示出本专利技术的第2实施例的VBP发生电路的电路例。图9示出图8电路的动作波形。图10示出本专利技术的第3实施例的VBP发生电路的电路例。图11示出图10电路的动作波形。图12示出本专利技术的第4实施例的VBP发生电路的电路例。图13示出熔断电路的具体例。图14示出含有本电路的混装LSI的配置图。图15示出含有本电路的通用LSI的配置图。具体实施例方式以下参照附图详细说明实施本专利技术实施例用的最佳形态。1.概要本专利技术的实施例有关的读/编程电位发生电路具备第1电位发生电路与第2电位发生电路，第1电位发生电路在例如电源接通时等检查程序元件的状态(导通状态/非导通状态)时输出为了该状态检查所必要的读电位，第2电位发生电路在对程序元件的编程时输出为了编程(例如在反熔断元件中绝缘层的破坏)所必要的编程电位(＞读电位)。这样，通过使读(检查)时加到程序元件的电位与编程时加到程序元件的电位各不相同，能解除例如状态检查时的程序元件的高负荷状态。又，这样通过设置第1及第2电位发生电路，也缓和了程序元件布局上的制约。又在电源接通至电源切断的期间，第1及第2电位发生电路并不总是将读/编程电位加到程序元件上，在对程序元件的读/编程以外的期间，对程序元件加上接地电位。这样，通过只在必要时将读/编程电位加到程序元件，可避免对程序元件和阻挡晶体管等的元件过大的电压状态。2.第1实施例第1实施例中，读/编程电位发生电路由在电源接通(读)时输出必要的读电位的VBP发生电路(Power_ON)与对程序元件的编程时输出必要的编程电位(＞读电位)的VBP发生电路(Program)所构成。这样，可解除读时的程序元件的高负荷状态，也缓和程序元件的布局上的制约。而且，即使采用这样的构成，在用户侧也能够进行与用通常的激光熔断元件的LSI相同的处理。以下说明具体例。(1)读/编程电位发生电路图2示出本专利技术的第1实施例有关的读/编程电位发生电路及其周边电路。VBP发生电路(Program)11A是发生编程电位的电路，编程时，将编程电位作为VBP加到程序元件12的一端。编程信号PMPVBP是使VBP发生电路(Program)11A动作用的信号，在编程信号PMPVBP为“H”期间，VBP发生电路11A为动作状态。根据CPU供给的命令，生成编程信号PMPVBP。在命令表示编程时，编程信号PMPV本文档来自技高网...

【技术保护点】
一种读／编程电位发生电路，其特征在于，具备：发生对熔断元件编程所必要的编程电位的第１电位发生电路、发生为了对所述熔断元件检查其状态所必要的读电位的第２电位发生电路，所述读电位的值低于所述编程电位的值。

【技术特征摘要】
JP 2003-7-17 2003-2761021.一种读/编程电位发生电路，其特征在于，具备发生对熔断元件编程所必要的编程电位的第1电位发生电路、发生为了对所述熔断元件检查其状态所必要的读电位的第2电位发生电路，所述读电位的值低于所述编程电位的值。2.如权利要求1所述的读/编程电位发生电路，其特征在于，利用熔断或绝缘破坏对所述熔断元件进行编程。3.一种半导体装置，其特征在于，具备权利要求1所述的读/编程电位发生电路与取入所述编程电位用的外部端子。4.一种半导体装置，其特征在于，具备权利要求1所述的读/编程电位发生电路与由逻辑电源电位驱动的逻辑电路，所述读电位由所述逻辑电源电位生成。5.如权利要求1所述的读/编程电位发生电路，其特征在于，所述编程是在组装工序前或后的任一种状态下都可以实行的。6.如权利要求1所述的读/编程电位发生电路，其特征在于，所述编程根据CPU提供的命令执行。7.如权利要求6所述的读/编程电位发生电路，其特征在于，所述第1电位发生电路利用根据所述命令生成的编程信号进行动作，所述第2电位发生电路利用电源接通进行动作，利用熔断元件数据锁存的结束成为非动作状态。8.如权利要求7所述的读/编程电位发生电路，其特征在于，所述第2电位发生电路其输出部具有晶体管，在利用所述熔断元件数据锁存的结束成为非动作状态之前，对所述晶体管的漏极充电。9.如权利要求7所述的读/编程电位发生电路，其特征在于，所述第2电位发生电路其输出部...

【专利技术属性】
技术研发人员：今井公正，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]