封装体结构、电子封装结构及其连结的载板制造技术

一种封装体结构使用的载板，涉及封装结构、应用于考量母板层级的温度循环测试时的电子封装结构设计中。其中载板的一表面用以承载芯片，另一表面上具有多个无电性焊垫（ｄｕｍｍｙ　　ｐａｄ）分布于载板的周围内侧，当运用于封装体结构固定于印刷电路板时，可以配合印刷电路板上的无电性焊料，此结构在封装体承受外力时可提供支撑与增加机械强度，避免因不当弯曲而毁损。（*该技术在2016年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种封装体结构中所使用的载板，尤其涉及一种用于第二层级电子封装的封装结构及其使用的载板。
技术介绍
随着半导体产业的高度发展，电子产品在IC元件的设计上朝向多脚与多功能化的需求发展，而在元件外观上亦朝着轻、薄、短、小的趋势发展。因此，在封装工序上也面临许多挑战，诸如导线架的设计日趋复杂、封装材料的选用、薄型封装翘曲变形、散热性与结构强度等问题，都是目前封装产业所遭遇的问题。然而，随着多功能整合与高容量的需求，封装体内所包覆的芯片尺寸相对变大，特别是高容量的存储器芯片。图1为现有DDR2SDRAM存储器模块的正视示意图。如图1所示，印刷电路板100上利用球栅阵列封装技术组装了多个球栅阵列存储器芯片封装体200，在印刷电路板100边缘处设有金属连接端子300(金手指，gold finger)用以与相关母板或装置电连接。一般电子设备大都具备存储器模块于其内，在组装厂内装配人员会进行存储器模块的插设作业，将印刷电路板100边缘的金属连接端子300侧插置入母板的相对槽孔，一般消费者也会购买自行插设，以增加存储器容量。在插设过程中，双手不当的施力容易造成封装体弯曲芯片损坏。简单地说，球栅阵列封装技术使用金属导电球以面积阵列分布方式作为IC封装元件向外连接的输入/输出端，最后再利用传统表面接着技术(surface mounttechnology)以熔焊(reflow)工序与其他基板或印刷电路板相连接。图2为根据现有技术的球闸阵列封装体组装于印刷电路板上的局部剖面示意图。如图2所示，球栅阵列封装体200使用导电球230与印刷电路板100相连接并作为封装体200内IC元件向外连接的输出/输入端。如图所示，当消费者与组装员插设存储器模块时，不当的在封装体角落的施力容易损坏其结构，造成其内芯片损坏，使用寿命因而减短。随着薄型化的需求与存储器容量的日益增加，此类封装体外观扁平，如何有效增加机械强度，保护其内IC元件，对提升产品可靠度及使用寿命是很重要的。
技术实现思路
为了解决上述问题，本技术目的之一是提供一种封装体结构、电子封装结构及其使用的载板，避免了一般在插设存储器模块时因不当施力于封装体角落而容易损坏封装体结构的问题。本技术的技术方案为本技术提供一种封装体结构的载板，第一表面用以承载至少一芯片；第二表面，其分为一导电连接区域与一无电连接区域包围导电连接区域，其中无电连接区域包含多个对称地分布于无电连接区域内的无电性焊垫；以及本体，其介于第一表面与第二表面之间。应用在封装体结构时，芯片固定在第一表面上。封胶材料包覆芯片并覆盖第一表面，多个无电性焊垫分布于第二表面上且邻近载板的周围位置。本技术还提供一种封装体结构，其中包含一载板包含一第一表面用以承载至少一芯片；一第二表面，其分为一导电连接区域与一无电连接区域包围导电连接区域，其中无电连接区域包含多个分布于无电连接区域内的无电性焊垫；以及本体，其介于第一表面与第二表面之间。一芯片固定在第一表面；一封胶材料包覆芯片并覆盖第一表面。本技术还提供一种电子封装结构，其中包含一载板包含一第一表面用以承载至少一芯片；一第二表面，其分为一导电连接区域与一无电连接区域包围导电连接区域，其中无电连接区域包含多个分布于无电连接区域内的无电性焊垫；以及本体，其介于第一表面与第二表面之间。一芯片固定在第一表面；一封胶材料包覆芯片并覆盖第一表面；及一印刷电路板，具有多个无电性焊料位于印刷电路板的一表面上，其中无电性焊料对应封装体结构的无电性焊垫。对比现有技术，本技术具有如下的效果载板上于封装体结构的角落对应位置设置无电性焊垫，可支撑封装体结构在受外力时减少封装体弯曲程度，强化封装体机械强度避免破坏。当搭配印刷电路板上的无电性焊料，可更有效提高封装体的机械强度避免芯片损坏，且利用封装制程中原有设备与制程即可达成，无需额外制程或花费即可提高封装体组装后的机械强度与良率。附图说明图1为现有DDR2存储器模块的正视示意图；图2为根据现有技术的球闸阵列封装体组装于印刷电路板上的局部剖面示意图；图3为根据本技术的一实施例的IC元件封装体组装于印刷电路板上的局部侧面透视示意图；图4为根据系为根据本技术的一实施例的IC元件封装体组装的载板布局设计的局部放大示意图。图5A、图5B、图5C与图5D为根据习本技术的不同实施例的IC元件封装体组装的载板布局设计的放大示意图。具体实施方式图3为根据本技术的一实施例说明IC元件封装体组装于印刷电路板上的局部侧面透视的示意图。如图3所示一IC元件封装体20组装于印刷电路板10的一表面上，在一实施例中，IC元件封装体20为一常见的窗口型球栅阵列封装体，但不限于此，诸如球栅阵列封装(BGA，Ball Grid Array)、细间距球栅阵列封装(FBGA，Fine pitch Ball Grid Array)、超细间距球栅阵列封装体(VFBGA，Very Finepitch Ball Grid Array)、微型球栅阵列封装(μBGA，micro Ball Grid Array)等皆可适用。其次，芯片22借助芯片粘着材料221粘着固定于载板25的第一表面251上。在本实施例中，载板25有一窗型开口位于载板25的本体250，并贯穿第一表面251与载板25的第二表面252。再者，多个导电连接结构29，例如导电引线穿过此窗型开口电连接芯片22与载板25的第二表面252上的导电焊垫253。可以选择的是，当芯片22的主动面朝上时，则导电连接结构29将电连接芯片22的主动面至载板25的第一表面251。其次，第二表面252上尚包含多个对称地分布于导电焊垫253周围的无电性焊垫254，以及保护层255，例如覆盖在第二表面252上但暴露出导电焊垫253与无电性焊垫254的防焊层(solder mask)。再者，封胶材料27用以包覆芯片22、载板25的第一表面251与多个导电连接结构29。此IC元件封装体20包括多个导电球23对应载板25的第二表面252上的导电焊垫253，并且固定与电连接至印刷电路板10的表面上。接着，印刷电路板10的表面上包含多个无电性焊料24，其可使用网版印刷技术形成并粘于印刷电路板10上，且无电性焊料24对应且借助表面粘着技术粘于载板25的无电性焊垫254上。在本实施例中，无电性焊料24与无电性焊垫254连结后的总高度不大于IC元件封装体20与印刷电路板10问的一粘着高度(standoff height)，例如粘着后的金属球高度，以确保具电连接的导电球能完整焊接于印刷电路板上。图4为根据系为根据本技术的一实施例解释球栅阵列封装体的载板上布局设计的局部放大示意图。载板25的第二表面252分为导电连接区域21’与包围该导电连接区域21’的无电连接区域20’。导电连接区域21’包含多个导电焊垫的布局位置23’；无电连接区域20’包含多个无电性焊料的布局位置24’分布设置于邻近载板25的周围位置，即导电连接区域21’的周围。图5A、图5B、图5C与图5D为根据习本技术的不同实施例说明球栅阵列封装体的载板布局设计的的局部放大示意图。载板上无电性焊料的布局位置24’可设计分布于无电连接区域20’的四角落或四边。无电性焊本文档来自技高网...

【技术保护点】
一种封装体结构的载板，其特征在于包含：　　　　第一表面，其用以承载至少一芯片；　　　　第二表面，其分为导电连接区域与包围所述导电连接区域的无电连接区域，其中所述无电连接区域包含多个分布于所述无电连接区域内的无电性焊垫；及　　　　介于所述第一表面与所述第二表面之间的本体。

【技术特征摘要】
1.一种封装体结构的载板，其特征在于包含第一表面，其用以承载至少一芯片；第二表面，其分为导电连接区域与包围所述导电连接区域的无电连接区域，其中所述无电连接区域包含多个分布于所述无电连接区域内的无电性焊垫；及介于所述第一表面与所述第二表面之间的本体。2.如权利要求1所述的封装体结构的载板，其特征在于还包含保护层，其覆盖在所述第二表面上并暴露出所述多个无电性焊垫。3.一种封装体结构，其特征在于，包含一载板，包括一第一表面，其用以承载至少一芯片；一第二表面，其分为导电连接区域与包围所述导电连接区域的无电连接区域，其中所述无电连接区域包含多个分布于所述无电连接区域内的无电性焊垫；及一介于所述第一表面与所述第二表面之间的本体一芯片，其固定于该第一表面上；一封胶材料，其包覆所述芯片并覆盖所述第一表面。4.如权利要求3所述的封装体结构，其特征在于还包含芯片粘着材料，其介于所述芯片与所述第一表面之间。5.如权利要求3所述的封装体结构，其特征在于还包含多个导电焊垫，其分布于所述第一表面上。6.如权利要求5所述的封装体结构，...

【专利技术属性】
技术研发人员：范文正，
申请(专利权)人：力成科技股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]