集成电路芯片制造技术

一种集成电路芯片，其包括衬底和配置在衬底表面并具有接垫布局的金属内连线结构。此接垫布局包括第一和第二信号接垫、第一和第二非信号接垫、第一和第二迹线、及第一和第二保护环。第二信号接垫相邻于第一信号接垫。第一非信号接垫相邻于第一信号接垫。第二非信号接垫相邻于第二信号接垫。第一保护环围绕第一信号接垫，且第一保护环经由第一迹线而连接于第一非信号接垫。第二保护环围绕第二信号接垫，且第二保护环经由第二迹线而连接于第二非信号接垫。由于将不同保护环连接到不同非信号接垫，使得一个非信号接垫仅与一个保护环连接，所以在高频工作时脉下，本实用新型专利技术的接垫布局更能保护经由各信号接垫传输的电子信号免受噪声的干扰。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种集成电路芯片，尤其涉及一种具有能够降低集成电路内的噪声(noise)干扰的接垫布局的集成电路芯片。
技术介绍
随着集成电路芯片(integrated circuit chip)的效能不断地增加，电子信号在集成电路芯片内传输的频率亦逐渐地提升。然而，当这些电子信号的频率提升至高频的状态时，例如十亿赫兹(giga-hertz)以上时，集成电路芯片内部的电子信号便容易受到严重的噪声干扰。图1是现有的一种集成电路芯片的局部示意图。图2是图1的集成电路芯片的俯视示意图。请共同参照图1与图2，集成电路芯片100主要包括一衬底(substrate)200以及一金属内连线结构(metal interconnection structure)300。金属内连线结构300位于衬底200的一表面202上，并且金属内连线结构300具有一接垫布局310。接垫布局310位于金属内连线结构300的远离衬底200的表面302上。接垫布局310具有一接地接垫312以及两个信号接垫314，其中接地接垫312介于两信号接垫314之间。此外，为了避免信号接垫314受到噪声的干扰，现有技术更采用了保护环(guard ring)320的设计。详细地说，现有技术是分别将这些保护环320环绕于这些信号接垫314的周围，并且经由迹线(trace)330将保护环320与接地接垫312电连接。是以，当现有技术经由线焊(wire bonding)工艺而将一接地导线340电连接于接地接垫312与一接地(未绘示)时，保护环320可以经由迹线330、接地接垫312以及接地导线340而与集成电路芯片100以外的接地电连接。一般而言，当集成电路芯片100的工作时脉处于低频率的状态时，由于保护环320与接地之间的寄生现象(parasitics)可以忽略，因此相邻两信号接垫314之间的噪声便可以经由保护环320而顺利地被排除到集成电路芯片100外，其中寄生现象例如是迹线330、接地接垫312以及接地导线340的寄生电感(parasitic inductance)。是以在电子信号处于低频的状态时，现有技术中的保护环320的设计可以保护两信号接垫314，使其免于受到噪声的干扰。然而，当集成电路芯片100的工作时脉处于高频率的状态时，上述的寄生现象，即迹线330、接地接垫312以及接地导线340的寄生电感，便无法被忽略。更详细地说，由于两保护环320皆是经由迹线330而连接于接地接垫312，因此若将两保护环320、两迹线330、接地接垫312以及接地导线340视为一整体时，则这个整体的总寄生电感会随着这个集成电路芯片100的工作时脉的升高而增加。承上所述，当这个总寄生电感超过一临界值时，相邻两信号接垫314之间的噪声便无法顺利地经由保护环320而排除到集成电路芯片100以外的接地。意即当集成电路芯片100的工作时脉处于高频率的状态时，这些用来保护信号接垫314的保护环320便逐渐地失去了应有的功效，因此经由这些信号接垫314所传输的高频的电子信号便容易受到噪声的干扰。是以这种金属内连线结构300的设计就容易造成集成电路芯片100的效能的恶化。
技术实现思路
本技术的目的是提供一种集成电路芯片，以降低经由不同的信号接垫所传输的电子信号所受到的噪声干扰。为达上述或是其它目的，本技术提出一种集成电路芯片，其包括一衬底以及一金属内连线结构。衬底具有一衬底表面。金属内连线结构配置在衬底的衬底表面上，并且此金属内连线结构具有一接垫布局。此接垫布局主要包括一第一信号接垫、一第二信号接垫、一第一非信号接垫、一第二非信号接垫、一第一迹线、一第二迹线、一第一保护环以及一第二保护环。第二信号接垫相邻于第一信号接垫。第一非信号接垫相邻于第一信号接垫。第二非信号接垫相邻于第二信号接垫。第一保护环围绕第一信号接垫，并且第一保护环经由第一迹线而连接于第一非信号接垫。第二保护环围绕第二信号接垫，并且第二保护环经由第二迹线而连接于第二非信号接垫。相较于现有技术将两相邻的保护环连接到同一个接地接垫而言，由于本技术所揭露的接垫布局是将不同的保护环连接到不同的非信号接垫，以使得一个非信号接垫仅与一个保护环连接，所以在高频的工作时脉下，本技术的接垫布局更能够保护经由各个信号接垫传输的电子信号，使其免于受到噪声的干扰。为让本技术的上述和其它目的、特征和优点能更明显易懂，下文特举多个实施例，并配合附图，作详细说明如下。附图说明图1是现有的一种集成电路芯片的局部示意图；图2是图1的集成电路芯片的俯视示意图；图3是依照本技术的一实施例的一种集成电路芯片的放大示意图；图4是图3的集成电路芯片的俯视示意图；图5是本技术的另一实施例的一种集成电路芯片的放大示意图；图6是图5的集成电路芯片的俯视示意图；图7是图6的A区的放大示意图；图8是本技术的再一实施例的一种集成电路芯片的放大示意图；图9是图8的集成电路芯片的俯视示意图；图10是图9中第二掺杂区的另一种外型。附图标记说明100集成电路芯片200衬底202表面300金属内连线结构302表面310接垫布局312接地接垫314信号接垫320保护环 330迹线340接地导线401集成电路芯片402集成电路芯片403集成电路芯片404集成电路芯片500衬底502衬底表面510表层514第二掺杂区 512第一掺杂区600金属内连线结构 610接垫布局620第一信号接垫625第二信号接垫630第一非信号接垫 635第二非信号接垫640第一迹线645第二迹线 650第一保护环 650a第一线段650b第二线段环655第二保护环660第三非信号接垫 670第一接地导线675第二接地导线具体实施方式图3是依照本技术的一实施例的一种集成电路芯片的放大示意图。图4是图3的集成电路芯片的俯视示意图。请共同参照图3与图4，集成电路芯片401主要包括一衬底500以及一金属内连线结构600。衬底500具有一衬底表面502。金属内连线结构600配置于衬底表面502上，并且金属内连线结构600具有一接垫布局610。接垫布局610至少包括一第一信号接垫620、一第二信号接垫625、一第一非信号接垫630、一第二非信号接垫635、一第一迹线640、一第二迹线645、一第一保护环650以及一第二保护环655。第一非信号接垫630相邻于第一信号接垫620，其中第一非信号接垫630例如是接地接垫。第二非信号接垫635相邻于第二信号接垫625，其中第二非信号接垫635例如是接地接垫。第一保护环650为导体，其围绕第一信号接垫620，并且第一保护环650经由第一迹线640而连接于第一非信号接垫630。第二保护环655为导体，其围绕第二信号接垫625，并且第二保护环655经由第二迹线645而连接于第二非信号接垫635，其中第二保护环655电性隔离于第一保护环650。值得注意的是，当本实施例经由一第一接地导线670而将第一非信号接垫630连接到集成电路芯片401以外的接地(未绘示)，并且当本实施例经由一第二接地导线675而将第二非信号接垫635连接到集成电路芯片401以外的接地时，由于本实施例的第一保护环650以及第二保护环655分别经由第一迹线640与本文档来自技高网...

【技术保护点】
一种集成电路芯片，其特征在于包括：　　　　一衬底，具有一衬底表面；以及　　　　一金属内连线结构，配置在该衬底的该衬底表面上，并具有一接垫布局，该接垫布局包括：　　　　一第一信号接垫；　　　　一第二信号接垫，相邻于该第一信号接垫；　　　　一第一非信号接垫，相邻于该第一信号接垫；　　　　一第二非信号接垫，相邻于该第二信号接垫；　　　　一第一迹线；　　　　一第二迹线；　　　　一第一保护环，围绕该第一信号接垫，该第一保护环经由该第一迹线而连接于该第一非信号接垫；以及　　　　一第二保护环，围绕该第二信号接垫，该第二保护环经由该第二迹线而连接于该第二非信号接垫。

【技术特征摘要】
1.一种集成电路芯片，其特征在于包括一衬底，具有一衬底表面；以及一金属内连线结构，配置在该衬底的该衬底表面上，并具有一接垫布局，该接垫布局包括一第一信号接垫；一第二信号接垫，相邻于该第一信号接垫；一第一非信号接垫，相邻于该第一信号接垫；一第二非信号接垫，相邻于该第二信号接垫；一第一迹线；一第二迹线；一第一保护环，围绕该第一信号接垫，该第一保护环经由该第一迹线而连接于该第一非信号接垫；以及一第二保护环，围绕该第二信号接垫，该第二保护环经由该第二迹线而连接于该第二非信号接垫。2.如权利要求1所述的集成电路芯片，其特征在于，该第一非信号接垫与该第二非信号接垫为接地接垫。3.如权利要求1所述的集成电路芯片，其特征在于，更包括一第三非信号接垫，位于该第一信号接垫与该第二信号接垫之间。4.如权利要求3所述的集成电路芯片，其特征在于，该第三非信号接垫为接地接垫。5.如权利要求1所述的集成电路芯片，其特征在于，更包括多个该第一非信号接垫及多条该第一迹线，该第一保护环分别经由该些第一迹线而连接于该些第一非信号接垫。6.如权利要求1所述的集成电路芯片，其特征在于，更包括多条该第一迹线且该第一保护环包括彼此分离的多个第一线段，该些第一线段分别经由该些第一迹线而连接于该些第一非信号接垫。7...

【专利技术属性】
技术研发人员：李胜源，
申请(专利权)人：威盛电子股份有限公司，
类型：实用新型
国别省市：71[中国|台湾]