集成电路芯片制造技术

一种集成电路芯片，其包括开关ＬＤＭＯＳ元件以及模拟ＬＤＭＯＳ元件，位于具有第一导电类型的基底上。开关ＬＤＭＯＳ元件以及模拟ＬＤＭＯＳ元件二者的组成构件相同且分别包括二栅极导电层，分别位于上述基底的二第一有源区上。具有第二导电类型的共用漏极接触区，位于第二有源区中，第二有源区位于上述多个第一有源区之间。此外，还包括隔离结构，分隔上述第二有源区与上述多个第一有源区。各第一有源区与上述第二有源区之间的上述隔离结构在沿着各栅极导电层下方的沟道的沟道长度方向上的长度为Ａ，且位于各第一有源区上的各栅极导电层在沿着上述沟道的上述沟道长度方向上的长度为Ｌ，开关ＬＤＭＯＳ元件以及模拟ＬＤＭＯＳ元件具有不同Ａ／Ｌ值。

【技术实现步骤摘要】

本专利技术是有关于一种集成电路芯片。
技术介绍
横向双扩散金属氧化物半导体(laterally double-diffused metal oxide semiconductor, LDMOS)是半导体工艺中广为使用的一种电源元件。LDMOS 可提供较高的崩溃电压(Vbd)，并且在操作时可具有低的接通电阻 (on-resistance, R^),因此，常用作为电源管理IC(power management IC)中的 高压元件。互补式金属氧化物半导体-横向扩散金属氧化物半导体-双极性元 件工艺(CMOS-DMOS-Bipolar, CDMOS process)以及HV LDMOS模拟工艺， 即是电源管理IC普遍采用的工艺平台。随着电子产品高度模拟化和轻薄短小的趋势，对于电压的精准度、稳定 度与电池续航力的要求不断提高，电源管理IC(power management IC)的角色 因而与日倶增。通常，电源管理IC中需要各种额定电压不同的高压元件。 然而，在典型的半导体厂中，单一的LDMOS工艺仅能提供单一种额定电压 的高压元件，即每一种额定电压的高压元件必须以一 IC来为之。故，若典 型的电源管理IC需要使用不同额定电压的元件，则必须有不同的IC来满足 需求，因此尺寸较大且成本较高。另一方面，LDMOS还可用作开关元件与才莫拟元件。然而，通常，开关 元件仅需在瞬间产生足够的电流即可达到开启的目的。而模拟元件则必须长 时间具有稳定的电压以避免造成误判。由于开关元件与模拟元件的特性需求 并不相同，因此，在典型的单一 LDMOS工艺中仅能针对开关元件或模拟元 件的特性需求来制作，而无法同时制作出满足开关元件与模拟元件两者的特 性的LDMOS 。综上所述，受到工艺的限制，在单一个集成电路芯片中仅包含单一种特 性需求或单一种额定电压的LDMOS，不仅在应用上易受限制，而且会占用 非常多的芯片面积，造成成本过高的问题。
技术实现思路
本专利技术提供一种集成电路芯片，可同时具有不同额定电压的元件(voltage rating device)。本专利技术提供一种集成电路芯片，可同时具有开关LDMOS元件以及模拟 LDMOS元件。本专利技术提供一种集成电路芯片，其包括多个具有不同额定电压的 LDMOS元件，位于具有第一导电类型的基底上，各LDMOS元件的组成构 件相同且分别包括二栅极导电层，分别位于上述基底的二第一有源区上。具 有第二导电类型的共用漏极接触区，位于第二有源区中，第二有源区位于上 述多个第一有源区之间。此外，还包括一隔离结构，分隔上述第二有源区与 上述多个第 一 有源区。各第 一 有源区与上述第二有源区之间的隔离结构在沿 着各栅极导电层下方的沟道的沟道长度方向上的长度为A，且位于各第一有 源区上的各栅极导电层在沿着上述沟道的上述沟道长度方向上的长度为L， 各LDMOS元件具有不同A/L值。依照本专利技术实施例所述，上述的集成电路芯片中，各LDMOS元件还包 括具有第二导电类型的深阱区，位于上述基底中。具有第二导电类型的二源 极接触区，分别位于上述多个第一有源区中。具有第二导电类型的二浅掺杂 源极区，分别位于上述多个第一有源区中，与上述多个源极接触区电性连接。 具有第一导电类型的二基体区，位于上述多个第一有源区中，环绕在上述源 极接触区与上述多个浅4参杂源极区周围。具有一第二导电类型的二漂移区， 分别环绕于各第 一有源区与上述第二有源区之间的上述隔离结构的下方周 围，与上述漏极接触区电性连接。二栅极介电层，分别位于各栅极导电层与 各第一有源区之间。此外，各栅极导电层的一部分与部分各基体区电容耦合， 各定义出上述沟道区，且分别延伸至上述隔离结构上彼此电性连接。依照本专利技术实施例所述，上述的集成电路芯片中，上述多个LDMOS元 件均为LDNMOS元件，第一导电类型为P型；第二导电类型为N型。依照本专利技术实施例所述，上述的集成电路芯片中，上述多个LDMOS元 件均为LDPMOS元件，第一导电类型为N型；第二导电类型为P型。依照本专利技术实施例所述，上述的集成电路芯片中，上述多个LDMOS元 件中至少其一是LDNMOS元件，上述LDNMOS元件中的第一导电类型为P型；第二导电类型为N型。上述多个LDMOS元件中至少另一是LDPMOS元件，LDPMOS元件中的第一导电类型为N型；第二导电类型为P型。 依照本专利技术实施例所述，上述的集成电路芯片还包括CMOS元件。 依照本专利技术实施例所述，上述的集成电路芯片中，还包括双极性元件。 依照本专利技术实施例所述，上述的集成电路芯片中，上述多个A/L值的范围在O.l至2之间，但视不同的工艺世代及元件的额定电压，A/L值可不限于此。依照本专利技术实施例所述，上述的集成电路芯片中，上述隔离结构为场隔 离结构或浅沟渠隔离结构。本专利技术提出一种集成电路芯片，其包括开关LDMOS元件以及模拟 LDMOS元件，位于具有第一导电类型的基底上。开关LDMOS元件以及模 拟LDMOS元件二者的组成构件相同且分别包括二栅极导电层，分别位于上 述基底的二第一有源区上。具有第二导电类型的共用漏极接触区，位于第二 有源区中，第二有源区位于上述多个第一有源区之间。此外，还包括一隔离 结构，分隔上述第二有源区与上述多个第一有源区。各第一有源区与上述第 二有源区之间的上述隔离结构在沿着各栅极导电层下方的沟道的沟道长度 方向上的长度为A，且位于各第一有源区上的各栅极导电层在沿着上述沟道 的上述沟道长度方向上的长度为L，开关LDMOS元件以及才莫拟LDMOS元 件具有不同A/L值。依照本专利技术实施例所述，上述的集成电路芯片中，上述开关LDMOS元 件的A/L值小于上述模拟LDMOS元件的A/L值。依照本专利技术实施例所述，上述的集成电路芯片中，上述开关LDMOS元 件的A/L值的范围在0.33至1.12。依照本专利技术实施例所述，上述的集成电路芯片中，上述模拟LDMOS元 件的上述A/L值的范围在0.54至1.13 。依照本专利技术实施例所述，上述的集成电路芯片中，上述开关LDMOS元 件以及上述模拟LDMOS元件均为LDNMOS元件，均为LDNMOS元件， 第一导电类型为P型；第二导电类型为N型。依照本专利技术实施例所述，上述的集成电路芯片中，上述开关LDMOS元 件以及上述模拟LDMOS元件均为LDPMOS元件，第一导电类型为N型； 第二导电类型为P型。依照本专利技术实施例所述，上述的集成电路芯片中，上述开关LDMOS元 件以及上述模拟LDMOS元件其一是LDNMOS元件且另 一是LDPMOS元 件。LDNMOS元件中的第一导电类型为P型；第二导电类型为N型。LDPMQS 元件中的第一导电类型为N型；第二导电类型为P型。依照本专利技术实施例所述，上述的集成电路芯片还包括CMOS元件。 依照本专利技术实施例所述，上述的集成电路芯片还包括双极性元件。 依照本专利技术实施例所述，上述的集成电路芯片中，上述隔离结构为场隔 离结构或浅沟渠隔离结构。本专利技术可以透过源极接触区与汲汲接触区之间的隔离结构在沿着沟道 长度方向上的长度A以及位于有源区上的栅极导电层在沿着沟道长度方向 上的长度L的改变，而在芯片上同时形成不同额定电压的元件(voltage rating device》本专利技术可以本文档来自技高网...

【技术保护点】
一种集成电路芯片，包括：　多个具有不同额定电压的横向双扩散金属氧化物半导体元件，位于具有第一导电类型的基底上，各横向双扩散金属氧化物半导体元件的组成构件相同且分别包括：　二栅极导电层，分别位于该基底的二第一有源区上；　具有第二导电类型的共用漏极接触区，位于第二有源区中，该第二有源区位于该些第一有源区之间；　隔离结构，分隔该第二有源区与该些第一有源区，　其中，各该第一有源区与该第二有源区之间的该隔离结构在沿着各该栅极导电层下方的沟道的沟道长度方向上的长度为Ａ，且位于各该第一有源区上的各该栅极导电层在沿着该沟道的该沟道长度方向上的长度为Ｌ，该些具有不同额定电压的横向双扩散金属氧化物半导体元件具有不同Ａ／Ｌ值。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘景宏，陈锦隆，董明宗，李文国，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]