半导体元件分离端缺陷评价测试结构和评价方法技术

提高用Ｃ－ｔ测定法评价半导体元件分离端缺陷的测试结果之准确度。把铝压焊区设置到场氧化膜元件分离结构５之上。通过铝布线结构１０等把铝压焊区１１与栅极７电连接起来。测定时使探针３接触到压焊区１１上来施加电压。通过使探针３不直接接触栅极７，使得应力不加到产生耗尽层的栅极绝缘膜６之下的区域内。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及利用电容-时间(下面称为C～t)测定法评价半导体元件分离缺陷的测试结构及测试方法，该C～t测定法用于评价近年来向高集成化发展的半导体器件的元件分离结构。近年来，在向高集成化发展的半导体器件中，元件分离结构的开发起着重要的作用。元件分离结构是为了在半导体芯片上形成半导体集成电路而把各元件间分离开用的结构。附图说明图11是表示晶片及在晶片上形成的半导体芯片与评价在半导体芯片2上形成的元件分离结构用的探针的关系的俯视图。图11中，1为晶片，2为在晶片1上形成的半导体芯片，3为在评价把在半导体芯片2上形成的半导体元件分离开用的结构时，接触到半导体芯片2上施加电压用的探针。图12是表示把图11中的晶片1上的探针3所接触的半导体芯片2的部分放大后的斜视图。探针3相对于晶片1的主表面大体垂直地压在晶片1的主表面上，从晶片1的主表面向内侧施加压力。图13为用图12中的4-4线表示的区域的向视剖面图。图13中，5为在晶片1的主表面上形成的用于分离半导体元件的场氧化膜元件分离结构，6为在晶片1的主表面上与场氧化膜元件分离结构5连接形成的比该场氧化膜薄的栅极绝缘膜，7为从栅极绝缘膜6的本文档来自技高网...

【技术保护点】
一种半导体元件分离端缺陷评价测试结构，其特征在于备有：在可以形成多个半导体元件的半导体衬底的主表面上形成的、具有把所述半导体元件分离开的足够厚度的第１绝缘膜，在所述主表面上与所述第１绝缘膜连接而形成的、厚度比所述第１绝缘膜薄的第２绝 缘膜，从所述第２绝缘膜上延伸到所述第１绝缘膜上而形成的电极，在所述第１绝缘膜上形成的、同时与所述电极电气连接的用于以探针来接触的压焊区；所述半导体衬底在所述半导体衬底与所述压焊区之间不加电压时，在所述电极、所述第２绝缘膜及所述半 导体衬底的层叠结构中的半导体衬底上不产生耗尽层，当施加给定电压时，在所述层叠结构中的所述半导体衬底上...

【技术特征摘要】
JP 1996-11-22 311780/961.一种半导体元件分离端缺陷评价测试结构，其特征在于备有在可以形成多个半导体元件的半导体衬底的主表面上形成的、具有把所述半导体元件分离开的足够厚度的第1绝缘膜，在所述主表面上与所述第1绝缘膜连接而形成的、厚度比所述第1绝缘膜薄的第2绝缘膜，从所述第2绝缘膜上延伸到所述第1绝缘膜上而形成的电极，在所述第1绝缘膜上形成的、同时与所述电极电气连接的用于以探针来接触的压焊区；所述半导体衬底在所述半导体衬底与所述压焊区之间不加电压时，在所述电极、所述第2绝缘膜及所述半导体衬底的层叠结构中的半导体衬底上不产生耗尽层，当施加给定电压时，在所述层叠结构中的所述半导体衬底上产生耗尽层，同时耗尽层一直延伸到所述第1绝缘膜与所述第2绝缘膜的边界附近之下。2.根据权利要求1中所述的半导体元件分离端缺陷评价测试结构，其特征在于，所述第2绝缘膜包括在所述电极下所述主表面的平面形状互相独立的多个区域。3.根据权利要求1中所述的半导体元件分离端缺陷评价测试结构，其特征在于，所述第2绝缘膜包括在所述电极下所述主表面的平面形状为S形的区域。4.根据权利要求1中所述的半导体元件分离端缺陷评价测试结构，其特征在于，所述第2绝缘膜包括在所述电极下所述第1绝缘膜与所述第2绝缘膜的边界长度不同的、对于所述主表面的面积相等的多个区域；所述电极包括对应于所述第2绝缘膜的所述多个区域设置的互相电绝缘的多个电极；所述压焊区包括对应于所述多个电极设置的多个压焊区。...

【专利技术属性】
技术研发人员：木村干广，关根正广，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]