半导体元件分离端缺陷评价测试结构和评价方法技术

提高用Ｃ－ｔ测定法评价半导体元件分离端缺陷的测试结果之准确度。把铝压焊区设置到场氧化膜元件分离结构５之上。通过铝布线结构１０等把铝压焊区１１与栅极７电连接起来。测定时使探针３接触到压焊区１１上来施加电压。通过使探针３不直接接触栅极７，使得应力不加到产生耗尽层的栅极绝缘膜６之下的区域内。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及利用电容-时间(下面称为C～t)测定法评价半导体元件分离缺陷的测试结构及测试方法，该C～t测定法用于评价近年来向高集成化发展的半导体器件的元件分离结构。近年来，在向高集成化发展的半导体器件中，元件分离结构的开发起着重要的作用。元件分离结构是为了在半导体芯片上形成半导体集成电路而把各元件间分离开用的结构。附图说明图11是表示晶片及在晶片上形成的半导体芯片与评价在半导体芯片2上形成的元件分离结构用的探针的关系的俯视图。图11中，1为晶片，2为在晶片1上形成的半导体芯片，3为在评价把在半导体芯片2上形成的半导体元件分离开用的结构时，接触到半导体芯片2上施加电压用的探针。图12是表示把图11中的晶片1上的探针3所接触的半导体芯片2的部分放大后的斜视图。探针3相对于晶片1的主表面大体垂直地压在晶片1的主表面上，从晶片1的主表面向内侧施加压力。图13为用图12中的4-4线表示的区域的向视剖面图。图13中，5为在晶片1的主表面上形成的用于分离半导体元件的场氧化膜元件分离结构，6为在晶片1的主表面上与场氧化膜元件分离结构5连接形成的比该场氧化膜薄的栅极绝缘膜，7为从栅极绝缘膜6的上部盖在场氧化膜元件分离结构5的上部而形成的栅极，8为通过利用探针3在晶片1与栅极7之间施加电压，在晶片1上产生的耗尽层。还有，图13示出了半导体元件分离端缺陷评价测试的一个工序。例如，可以利用Mikihiro Kimura，Kaoru Motonami和YasuhiroOnodera在1991年12月发行的《日本应用物理学会志》第30卷128号3634～3637页上发表的“依靠低温氢退火降低在硅隔离端的局部氧化分离端上产生的电流”中所述的在选择氧化(下面，称为LOCOS)分离端周围产生的电流的测定方法，进行半导体元件分离结构的评价。即，首先，测定由在高频信号下不产生耗尽层状态的氧化膜6、晶片1及栅极7构成的电容器的电容，即氧化膜电容Co。其次，测定施加叠加了高频信号的阶跃电压，产生耗尽层8时的起始电容量Ci。进而，测定经过时间tF达到平衡时的平衡电容量CF。图14示出了该测定中电容与时间关系之概要。如果根据Shroeder和Guldberg的近似，则可用下式给出寿命τgm。(1)式中，ni为本征载流子浓度，NB为衬底杂质浓度。τgm=ni8NBCFCotF(HCiCF)2----(1)]]>还有，根据寿命τgm，可导出(2)式所示的产生电流Jgen。(2)式中，Weff为有效耗尽层宽度，q为载流子具有的电荷量。Jgem＝qnjWeff/τgm(2)如图15所示，产生电流可分为面内分量和周边分量，即，包括在面内的产生电流JgenA和在LOCOS分离端的产生电流Jgenp。即，利用在面内的产生电流JgenA和在选择氧化分离端的产生电流Jgenp，由(3)式给出产生电流Jgen。Jgen=JgenpPA+JgenA----(3)]]>为了进行元件分离结构的评价测试，必须只提取例如LOCOS分离端的产生电流Jgenp。因此，改变面积和LOCOS分离端的周边长度，根据几个测定点作成图15所示的曲线，根据该曲线上所描绘的直线的斜率，求出每单位长度的产生电流Jgenp。如果只是该LOCOS分离端的产生电流Jgenp变大，就意味着在LOCOS分离端产生的缺陷变多。现有的半导体元件分离端缺陷评价测试结构存在下述问题，即如图13所示，探针3直接接触到所评价的区域上形成的栅极7上，所以应力加到处于栅极7下面的产生耗尽层的区域内，因此，由于新产生复合中心等，与实际使用状态下应该测定的值相比测定误差变大。本专利技术是为了解决上述问题而完成的，其目的在于，借助于减小在形成耗尽层的区域上所加的压力来提高测定的准确度。另一个目的在于，通过使分离端的周边长度变长来提高测定精度。与本专利技术的第一方面有关的半导体元件分离端缺陷评价测试结构的特征在于备有在可以形成多个半导体元件的半导体衬底的主表面上形成的、具有把前述半导体元件分离开的足够厚度的第1绝缘膜；在前述主表面上与前述第1绝缘膜连接而形成的厚度比前述第1绝缘膜薄的第2绝缘膜；从前述第2绝缘膜延伸到前述第1绝缘膜上而形成的电极；以及在前述第1绝缘膜上形成的、同时与前述电极电连接的用于以探针来接触的压焊区，前述半导体衬底在前述半导体衬底与前述压焊区之间不加电压时，在前述电极、前述第2绝缘膜及前述半导体衬底的层叠结构中的半导体衬底上不产生耗尽层，当施加给定电压时，在前述层叠结构中的前述半导体衬底上产生耗尽层，同时耗尽层一直延伸到前述第1绝缘膜与前述第2绝缘膜的边界附近之下。与本专利技术的第二方面有关的半导体元件分离端缺陷评价测试结构的特征在于，在本专利技术的第一方面的半导体元件分离端缺陷评价测试结构中，前述第2绝缘膜包括在前述电极下前述主表面的平面形状互相独立的多个区域。与本专利技术的第三方面有关的半导体元件分离端缺陷评价测试结构的特征在于，在本专利技术的第一方面的半导体元件分离端缺陷评价测试结构中，前述第2绝缘膜包括在前述电极下前述主表面的平面形状为S形的区域。与本专利技术的第四方面有关的半导体元件分离端缺陷评价测试结构的特征在于，在本专利技术的第一方面的半导体元件分离端缺陷评价测试结构中，前述第2绝缘膜包括在前述电极下，前述第1绝缘膜与前述第2绝缘膜的边界长度不同的对于前述主表面的面积相等的多个区域；前述电极包括对应于前述第2绝缘膜的前述多个区域设置的互相电绝缘的多个电极；前述压焊区包括对应于前述多个电极设置的多个压焊区。与本专利技术的第五方面有关的半导体元件分离端缺陷评价测试结构的特征在于，在本专利技术的第一方面的半导体元件分离端缺陷评价测试结构中，在前述电极附近还备有与前述半导体衬底的前述主表面进行电连接用的连接装置，把前述压焊区与前述半导体衬底之间施加的电压通过前述连接装置施加到前述半导体衬底上。与本专利技术的第六方面有关的利用半导体元件分离端缺陷评价测试结构的评价方法包括准备半导体衬底的工序、产生耗尽层的工序和测定工序，上述准备半导体衬底的工序包括准备在主表面上可以形成多个半导体元件的半导体衬底，该衬底备有在前述主表面上形成的具有把前述半导体元件分离开的足够厚度的第1绝缘膜；在前述主表面上与前述第1绝缘膜连接而形成的厚度比前述第1绝缘膜薄的第2绝缘膜；从前述第2绝缘膜上盖在前述第1绝缘膜上形成的电极以及在前述第1绝缘膜上形成的同时与前述电极电气连接的压焊区；上述产生耗尽层的工序是把探针接触到前述压焊区上，在前述电极与前述半导体衬底之间施加给定电压，利用给定的电压产生一直到前述第1绝缘膜与前述第2绝缘膜的边界附近之下的耗尽层；上述测定工序是测定从产生耗尽层之后直到达到平衡状态的时间。与本专利技术的第七方面有关的利用半导体元件分离端缺陷评价测试结构的评价方法的特征在于，在本专利技术的第六方面的半导体元件分离端缺陷评价测试方法中，前述第2绝缘膜包括在前述电极下的前述第1绝缘膜与前述第2绝缘膜的边界长度不同的、对于前述主表面的面积相等的多个区域；前述电极包括对应于前述第2绝缘膜的前述多个区域设置的互相电绝缘的多个电极；前述压焊区包括对应于前述多个电极设置的多个压焊区；在前述测定工序中，能够通过一次测定，从与前述多本文档来自技高网...

【技术保护点】
一种半导体元件分离端缺陷评价测试结构，其特征在于备有：在可以形成多个半导体元件的半导体衬底的主表面上形成的、具有把所述半导体元件分离开的足够厚度的第１绝缘膜，在所述主表面上与所述第１绝缘膜连接而形成的、厚度比所述第１绝缘膜薄的第２绝 缘膜，从所述第２绝缘膜上延伸到所述第１绝缘膜上而形成的电极，在所述第１绝缘膜上形成的、同时与所述电极电气连接的用于以探针来接触的压焊区；所述半导体衬底在所述半导体衬底与所述压焊区之间不加电压时，在所述电极、所述第２绝缘膜及所述半 导体衬底的层叠结构中的半导体衬底上不产生耗尽层，当施加给定电压时，在所述层叠结构中的所述半导体衬底上产生耗尽层，同时耗尽层一直延伸到所述第１绝缘膜与所述第２绝缘膜的边界附近之下。

【技术特征摘要】
JP 1996-11-22 311780/961.一种半导体元件分离端缺陷评价测试结构，其特征在于备有在可以形成多个半导体元件的半导体衬底的主表面上形成的、具有把所述半导体元件分离开的足够厚度的第1绝缘膜，在所述主表面上与所述第1绝缘膜连接而形成的、厚度比所述第1绝缘膜薄的第2绝缘膜，从所述第2绝缘膜上延伸到所述第1绝缘膜上而形成的电极，在所述第1绝缘膜上形成的、同时与所述电极电气连接的用于以探针来接触的压焊区；所述半导体衬底在所述半导体衬底与所述压焊区之间不加电压时，在所述电极、所述第2绝缘膜及所述半导体衬底的层叠结构中的半导体衬底上不产生耗尽层，当施加给定电压时，在所述层叠结构中的所述半导体衬底上产生耗尽层，同时耗尽层一直延伸到所述第1绝缘膜与所述第2绝缘膜的边界附近之下。2.根据权利要求1中所述的半导体元件分离端缺陷评价测试结构，其特征在于，所述第2绝缘膜包括在所述电极下所述主表面的平面形状互相独立的多个区域。3.根据权利要求1中所述的半导体元件分离端缺陷评价测试结构，其特征在于，所述第2绝缘膜包括在所述电极下所述主表面的平面形状为S形的区域。4.根据权利要求1中所述的半导体元件分离端缺陷评价测试结构，其特征在于，所述第2绝缘膜包括在所述电极下所述第1绝缘膜与所述第2绝缘膜的边界长度不同的、对于所述主表面的面积相等的多个区域；所述电极包括对应于所述第2绝缘膜的所述多个区域设置的互相电绝缘的多个电极；所述压焊区包括对应于所述多个电极设置的多个压焊区。...

【专利技术属性】
技术研发人员：木村干广，关根正广，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]