【技术实现步骤摘要】
本专利技术涉及同一层上形成的。随着半导体器件的小型化过程而出现了布线延迟的问题。造成布线延迟的原因是存在布线电阻和布线之间的电容。为减小布线电阻考虑采用合适的布线材料和布线膜厚。但是,为了能承受半导体器件小型化电流布线的膜厚是不定的,同时,布线间的电容会变大。因此,希望有减小布线间电容的方法,特别是当在同一层上形成布线时,并要保证布线的可靠性。被考查的方法中,用混有氟的氧化膜或有机层间膜作布线之间的绝缘膜,来减小布线之间绝缘膜的介电常数。但是,布线之间的距离变窄,就更需要有更小介电常数的绝缘膜。日本特许公报平7-114236和日本特许公开昭62-5643已披露了包括在同一层上形成的布线之间有空腔的绝缘膜层的半导体器件的制造方法。图1是日本特许公报平7-114236所披露的半导体器件制造方法的剖视图。该日本特许公报中披露的半导体器件的常规制造方法中。首先,在半导体衬底上形成第1绝缘膜16。之后,用刻图法在第1绝缘膜16上形成相互隔开的两个布线17。而且,用溅射法在布线17之上和之间形成第2绝缘膜18。此时,在布线17之间的第2绝缘膜18中形成空腔19。按上述方 ...
【技术保护点】
带有位于布线之间的空腔的半导体器件的制造方法,包括以下工艺步骤: 在第1层间绝缘膜上形成布线层; 在所述布线层上形成氧化膜; 对所述氧化膜刻图,形成相当于布线之间间隔的间隔; 用所述氧化膜作掩模,腐蚀所述布线层和所述第1层间绝缘膜的表面层,由此形成用所述间隔使其相互隔开的用布线层形成的两条布线;和 在所述布线上和其中留有空腔的间隔中形成第2层间绝缘膜。
【技术特征摘要】
JP 1996-11-20 309282/961.带有位于布线之间的空腔的半导体器件的制造方法,包括以下工艺步骤在第1层间绝缘膜上形成布线层;在所述布线层上形成氧化膜;对所述氧化膜刻图,形成相当于布线之间间隔的间隔;用所述氧化膜作掩模,腐蚀所述布线层和所述第1层间绝缘膜的表面层,由此形成用所述间隔使其相互隔开的用布线层形成的两条布线;和在所述布线上和其中留有空腔的间隔中形成第2层间绝缘膜。2.按权利要求1的带有位于布线之间的空腔的半导体器件的制造方法,其中,所述空腔从低于相当于所述布线下表面位置朝高于相当于所述布线上表面高度的位置延伸。3.按权利要求1的半导体器件的制造方法,其中,所述氧化膜含氮。4.按权利要求1的半导体器件的制造方法,其中,所述氧化膜含氟。5.按权利要求1的半导体器件的制造方法,其中,所述布线层包括由TiN膜,所述TiN膜上形成的第1Ti膜,所述第1Ti膜上形成的AlCu膜,和所述AlCu膜上形成的第2Ti膜构成的复合膜。6.按权利要求1的半导体器件的制造方法,其中,形成所述第2层间绝缘膜的步骤包括,用偏压ECR膜淀积法形成所述第2层间绝缘膜的步骤。7.按权利要求6的半导体...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。