只读存储器结构及其制造方法技术

一种只读存储器结构包括：一绝缘基底层；一格子结构，由多条沿一Ｘ方向平行相隔的位线及沿一与Ｘ方向垂直的Ｙ方向平行相隔且连接各位线的通道区组成，其形成于该绝缘基底层上；一第一绝缘层，填满该格子结构；一第二绝缘层，形成于上述各层表面上；及多条沿Ｙ方向平行相隔的字线，形成于该第二绝缘层表面，其中该多条字线对应于这些通道区，而这些通道区则可包含两种以上不同的起始电压。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种，特别是涉及一种非晶硅。只读存储器已广泛应用于迷你电脑，微处理器系统等一类的数字设备中，其可用来存储一些系统数据，例如BIOS等常驻程序。由于只读存储器(简称ROM)的制造工艺非常复杂，而且需要很多耗费时间的步骤及材料的处理，因此，客户通常是先将程序数据交给存储器制造工厂，再由工厂将其编码在ROM中，以制成成品。大部分的ROM元件除了在程序化(编程)阶段所存入的数据不同之外，其余的结构均相同，因此，只读存储器可先制作到程序化之前的步骤，并将此未程序化的半成品库存起来，待客户送来特定程序的订单之后，即可迅速制作光掩模，以进行程序化，再出货给客户，故上述的后程序化光掩模式只读存储器已成为业界惯用的方法。一般常用的只读存储器是利用通道晶体管当作存储单元(memory cell)，并在程序化阶段，选择性地注入杂质到指定通道区，以藉改变起始电压(threshold voltage)而达到控制存储单元导通(ON)或关闭(OFF)的目的。其中只读存储器的结构部分，多晶硅字线WL(Word Line)跨过位线BL(Bit Line)，存储单元的通道则形成于字线WL所覆盖的下方及位线BL之间的区域。而只读存储器即以通道的离子注入与否，来存储二进制数据“0”，“1”。请参照附图说明图1，图1显示现有技术的光掩模只读存储器10的部分等效电路图，其中包括一些以平行阵列方式排列的字线WL和以平行阵列方式排列的位线BL。在光掩模只读存储器10程序化后所存储的数据，是藉由选择这些位于字线WL和位线BL交错位置的存储单元决定的，例如藉由这些在交错位置上的存储单元所具有的不同起始电压(threshold voltage)组合来达到储存数据的目的。其中，藉由将位于位线BL0和字线WL0交错位置的晶体管12形成具有相对低的起始电压，而将逻辑上“0”或“ON”的数据储存在该晶体管12中，或藉由将该位于字线WL0和位线BL2交错位置的晶体管14形成具有相对高的起始电压，而将数据“1”或是“OFF”储存在该晶体管14中。而数据读取的方式，是将欲读取数据的存储单元位置所对应的该位线和字线施以一特定电位(potential)，并测量该位线的电流是否改变，来决定构成存储单元的该晶体管是否有低的起始电压。例如，选择一具有低起始电压的晶体管的位置如12，对该晶体管的栅极(与字线相接)和漏极(与位线相接)施加一特定电位，使该晶体管导通，则依据测得的该位线上的电流大小，即可得知该存储单元所储存的数据是逻辑上的“0”或“ON”。同理，在此例子中，如果该存储单元是由一具有高起始电压的晶体管所组成，如标号14所示的晶体管，则在其栅极上所施加的特定电位，将无法使该晶体管导通，故可知该储存数据为逻辑上的“1”或“OFF”。请参照图2，图2显示一现有技术的光掩模只读存储器的部分图案，这些光掩模只读存储器形成于P型硅基底20上，并以N型杂质(N-typeImplantations)注入平行阵列排列的埋入位线(buried bit lines)22、26和互补位线24、28。该位线22、26连接到一电源线V，该互补位线24、28接地，而这些晶体管则作为储存数据的存储单元。该光掩模只读存储器还具有字线WL0、WL1等。这些字线大致上垂直于这些位线，并为晶体管的栅极区。在这些字线与位线交错位置所形成的晶体管中，一部分晶体管形成具有低起始电压的通道区域30，其余的场效应晶体管形成具有相对较高的起始电压的通道区域32。至于传统的只读存储器制造，则如图3所示，其显示在图1、2中的现有技术的光掩模只读存储器的一种程序化的方法。首先，在硅基底15上注入N型杂质，例如，砷离子，以形成多个等距分布的掩埋位线(buried bit lines)11，而掩埋位线11之间则构成通道区。其次，进行氧化工序，并利用不同的氧化速率，来形成掩埋位线11上方较厚的隔离层17a和通道区上方的薄氧化层17b。接着，沉积一多晶硅层并经蚀刻构成图案，形成横跨位线的字线13，构成通道晶体管，完成传统光掩模只读存储器的半成品制造。接着进行该光掩模只读存储器程序化的工序，形成一掩模层19，露出欲编码的通道区15，再注入P型杂质，例如硼离子，完成编码注入(Code Implant)工序，而在该光掩模只读存储器的程序化过程中，则可依不同的晶体管特性来决定不同的掺杂源。其中该光掩模只读存储器内，晶体管的起始电压高低决定于其通道区注入掺杂源的程度，例如，可以将适当的掺杂源注入这些设定成逻辑上的“1”或“OFF”的晶体管通道区内；而这些将设定成逻辑上的“0”或“ON”的晶体管通道区内，则不注入任何掺杂源。然而上述光掩模只读存储器在程序化过程中，会产生下列问题(1)多条等距分布的掩埋位线是以在硅基底上注入杂质(Implant Dose)形成的，在元件缩小时，若用太高的掺入量，易造成横向扩散(Lateral Diffusion)、相邻接面漏电流(Junction Leakage)、及击穿电压值无法提高的现象，故无法有效提高元件密度。(2)平坦化(又称平面化，planarization)是现在半导体的工艺上非常重要的步骤之一，因此如何降低晶片表面因元件间的距离缩短所造成的影响，而将表面的高低起伏加以平坦化，已是现在超大规模集成电路(VLSI)工艺中必须解决的当务之急，然而在现有工艺过程中，由于以热氧化(Thermal Oxide)步骤来形成绝缘氧化层，因此形成存储单元的工艺无法完全平坦化。本专利技术的目的就在于解决上述问题，提供一种可提高元件密度并有利于平坦化的只读存储器结构。为实现上述目的，本专利技术提供一种只读存储器结构，包括一表面具有一第一绝缘层的基底；一作格子排列的半导体层，其形成于该第一绝缘层上，并分为沿一第一方向平行相隔的位线、沿一与第一方向垂直的第二方向而平行相隔且连接各位线的通道区及一界于该位线与通道区间的格子间隙；一第二绝缘层，填满这些格子间隙；一第三绝缘层，形成于上述各层表面上；一导体层，形成于该第三绝缘层上，且经蚀刻而成为多条沿第二方向平行相隔的导线，其中该多条导线的位置与这些通道区重叠。其中在只读存储器结构中，该导体层可以为多晶硅层、钨或钛金属层。而该半导体层可以为非晶硅层或多晶硅层，上述绝缘层为氧化硅层，另外该多条位线彼此以等距间隔分布。此外在对只读存储器结构进行程序化编码后，这些通道区分别具有既定的离子掺杂浓度，以产生不同的起始电压。本专利技术的另一种只读存储器结构包括一绝缘基底层；一格子结构，由多条沿一第一方向平行相隔的位线，沿一与第一方向垂直的第二方向平行相隔且连接各位线的通道区及一界于该位元线与通道区间的格子间隙组成，其形成于该绝缘基底层上；一第一绝缘层，填满这些格子间隙；一第二绝缘层，形成于上述各层表面上；及多条沿第二方向平行相隔的导线，形成于该第二绝缘层表面，其中该多条导线对应于这些通道区。其中，该导线作为字线，这些通道区经编码注入。而本专利技术的一种只读存储器的制造方法，包括下列步骤(a)在一基底上形成一第一绝缘层；(b)在该第一绝缘层上形成一半导体层；(c)对该半导体层构图，经蚀刻形成多个第一方向部分与一和其互相垂直的多个第二方向部分、及该两部分间的格子间隙构成的格子结构；本文档来自技高网...

【技术保护点】
一种只读存储器结构，包括：一表面具有一第一绝缘层的基底；一作格子排列的半导体层，其形成于该第一绝缘层上，并分为沿一第一方向平行相隔的位线，沿一与该第一方向垂直的第二方向而平行相隔且连接各位线的通道区，及一界于该位线与通道区间的格子间 隙；一第二绝缘层，填满这些格子间隙；一第三绝缘层，形成于上述各层表面上；一导体层，形成于该第三绝缘层上，且经蚀刻成为多条沿该第二方向平行相隔的导线，其中该多条导线的位置重叠于这些通道区上。

【技术特征摘要】
1.一种只读存储器结构，包括一表面具有一第一绝缘层的基底；一作格子排列的半导体层，其形成于该第一绝缘层上，并分为沿一第一方向平行相隔的位线，沿一与该第一方向垂直的第二方向而平行相隔且连接各位线的通道区，及一界于该位线与通道区间的格子间隙；一第二绝缘层，填满这些格子间隙；一第三绝缘层，形成于上述各层表面上；一导体层，形成于该第三绝缘层上，且经蚀刻成为多条沿该第二方向平行相隔的导线，其中该多条导线的位置重叠于这些通道区上。2.如权利要求1所述的结构，其中，该半导体层为非晶硅层及多晶硅层之一。3.如权利要求1所述的结构，其中，该导体为多晶硅层、金属钛、钨、及铝金属层所构成的群组的任一组合。4.如权利要求1所述的结构，其中，该导线为字线。5.如权利要求1所述的结构，其中，上述绝缘层为氧化硅层。6.如权利要求1所述的结构，其中，这些通道区分别具有不同的起始电压。7.如权利要求1所述的结构，其中，该多条位线彼此以一既定间隔分布。8.如权利要求7所述的结构，其中，该多条位线彼此以一等距间隔分布。9.一种只读存储器结构，包括一绝缘基底层；一格子结构，由多条沿一第一方向平行相隔的位线，沿一与该第一方向垂直的第二方向平行相隔且连接各位线的通道区及一界于该位线与通道区间的格子间隙组成，其形成于该绝缘基底层上；一第一绝缘层，填满这些格子间隙；一第二绝缘层，形成于上述各层表面上；及多条沿第二方向平行相隔的导线，形成于该第二绝缘层表面，其中该多条导线对应于这些通道区的方式置于该第二绝缘层上。10.一种只读存储器的制造方法，包括下列步骤(a)在一基底上形成一第一绝缘层；(b)在该第一绝缘层上形成一半导体层；(c)对该半导体层构图，经蚀刻形成多个第一方向部分与一和其互相垂直的多个第二方向部分、及该两部分间的格子间隙构成的格子结构；(d)在这些格子间隙内形成一第二绝缘层；(e)将该第二方向部分限定为通道区，及将该第一方向部分限定为位线；(f)在上述各层表面形成一第三绝缘层；(g)在该第三绝缘层上形成一导体层，且经蚀刻形成多条沿该第二方向平行相隔的字线，其中该多条字线对应于这些通道区；及(h)经由这些字线对该通道区进行编码定义及注入步骤，完成后续只读存储器的制造。11.如权利要求10所述的方法，其中，该步骤(b)为在该第一绝缘层上形成一半导体层，并经离子掺杂步骤以调整浓度。12.如权利要求10所述的方法...

【专利技术属性】
技术研发人员：温荣茂，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]